EMIB
  • Intel auf dem IEDM 2022: Ausblick auf zukünftige Packaging- und Fertigunstechniken

    Auf dem IEEE IEDM (International Electron Devices Meeting) wird Intel gleich mehrere Forschungspapiere vorstellen. Einige Details dazu hat man nun bereits im Vorfeld veröffentlicht, denn das eigentliche Meeting findet erst in der kommenden Woche statt. Intel befindet sich aktuell in einer großen Umstrukturierungsphase hinsichtlich seiner Fertigungstechnologien. Aktuelle Produkte werden in Intel 7 gefertigt, was eine 10-nm-Fertigung in etlichen... [mehr]


  • ISSCC 2022: Wie Intel für Ponte Vecchio 63 Tiles in ein Package bringt

    Der HPC-Beschleuniger Ponte Vecchio (PVC) ist ohne Frage eines der komplexesten Halbleiter-Gebilde, welches in den vergangenen Jahren entwickelt wurde. Insgesamt 47 aktive Tiles werden mittels Co-EMIB und Foveros in einem Package miteinander verbunden und verwenden dabei fünf unterschiedliche Prozess-Technologien. Viele Details zu Ponte Vecchio waren schon im Vorfeld bekannt. Auf der ISSCC 2022 sprach Intel aber nun über zahlreiche... [mehr]


  • Aus 10 werden 7 nm: Intel benennt Fertigungsgrößen neu und gibt Vorschau auf die nächsten Jahre

    Im Rahmen eines "Intel Accelerated" getauften Webcasts hat Intel am Abend über seine Pläne bei den Prozess- und Packaging-Roadmaps gesprochen. CEO Pat Gelsinger und Dr. Ann Kelleher, SVP und GM des Technology Development, haben noch einmal die grundsätzliche Neuausrichtung der IDM-2.0-Strategie aufgezeigt. Demnach wird Intel einerseits weiterhin (und eventuell auch im größeren Maßstab) die externe Fertigung von TSMC,... [mehr]


  • Intel: Tick-Tock is back und TSMC-Wafer mit Foveros und EMIB kombinierbar

    Nicht nur AMD nahm an der 49. JPMorgan-Konferenz teil (und sprach dabei über Genoa und CDNA 2), auch Intel nutzte die Bühne für einige interessante Details. Dabei wiederholte Intel einige der Ansätze, die im Rahmen der IDM-2.0-Ankündigung bereits eine Rolle spielten. So will Intel in seinen eigenen Möglichkeiten flexibler werden, aber auch seinen Kunden als Fertiger mehr Möglichkeiten bieten. So ist bereits bekannt, dass Intel für... [mehr]


  • Lakefield im Test: Core i5-L16G7 mit fünf Kernen muss zeigen was er kann

    Vor einigen Wochen stellte Intel seine beiden Lakefield-Prozessoren vor – heute können wir einen Blick auf die Leistung werfen, denn mit dem Galaxy Book S von Samsung stand uns das erste Notebook zur Verfügung, welches ein Hybrid-Design aus dem Hause Intel verwendet. Neue Leistungsrekorde sind hier natürlich nicht zu erwarten, was aber von einem passiv gekühlten Sandwitch-Packaging zu erwarten ist, schauen wir uns auf den folgenden Seiten... [mehr]


  • Neue Details zu Lakefield, dem Foveros Die Interface und dem was danach kommt

    Gegenüber WikiChip hat Intel einige weitere Details zum Lakefield-Prozessor genannt, welcher der erste sein wird, der im 3D-Stacking das Foveros-Packaging in einen Prozessor bringt. Zuletzt tauchte ein niedrig aufgelöster Die-Shot des Compute-Dies auf und erste Benchmarks zeigen eine hohe Single-Threaded-Leistung. Bei WikiChip wird nun etwas ausführlicher über den Aufbau des Prozessors gesprochen. So wird der Base-Die in 22FFL gefertigt. Was... [mehr]


  • Silizium im Fokus: Intel zeigt einen EMIB-Chip

    Im Hinblick auf die aktuelle Marktsituation bei den Desktop- und HEDT-Prozessoren hat Intel derzeit nicht viel bewundernswertes zu präsentieren (siehe Test zum Core i9-10980XE und den Ryzen-Threadripper-Prozessoren der 3. Generation), aber immerhin im Hinblick auf zukünftige Technologien scheint Intel sich wieder für einen härteren Kampf zu rüsten. EMIB (Embedded Multi Die Interconnect Bridge) ist eine dieser Technologien, die im Falle des... [mehr]


  • Intel Stratix 10 GX 10M bietet 43,4 Milliarden Transistoren mit EMIB

    Intel hat mit dem Stratix 10 GX 10M den größten FPGA vorgestellt. Eigentlich besteht dieser aus zwei FPGAs, die via EMIB miteinander verbunden werden. Ebenfalls via EMIB angebunden werden die Transceiver, welche die Anbindung nach Außen sicherstellen sollen. Der Stratix 10 GX 10M verfügt über 10,2 Millionen logische Einheiten und 43,4 Milliarden Transistoren. Mit dem Stratix 10 GX 10M zeigt Intel erstmals die Möglichkeiten... [mehr]


  • TSMC zeigt riesiges Chiplet-Design mit ebenso gigantischem Interposer

    TSMC reiht sich in die Reihe derjenigen ein, für die Moore's law noch lange nicht am Ende ist. Eine Kombination aus voranschreitenden Fertigungstechniken und neuen Design-Ansätzen soll dafür sorgen, dass wir noch über Jahre hinweg regelmäßige Steigerungen in der Packdichte und Rechenleistung sehen werden – so zumindest sieht dies Godfrey Cheng, Leiter des Marketing bei TSMC in einem Blogpost. Dabei gibt Cheng erstaunliche Einblicke... [mehr]


  • Intel: Co-EMIB kombiniert EMIB und FOVEROS in riesigen Packages

    Auf der SemiCon West hat Intel über neue Packaging-Technologien gesprochen. Zuletzt machte der Chipgigant mit der Nennung einiger neuer Daten zu FOVEROS auf sich aufmerksam. Co-EMIB soll die beiden bestehenden Packaging-Technologien für Intel zusammenführen. Während EMIB (Embedded Multi Die Interconnect Bridge) bereits bei den Kaby-Lake-G-Prozessoren sowie den Stratix-10-FPGAs zum Einsatz kommt, wird FOVEROS bisher nur bei den noch... [mehr]


  • PCIe 5.0, HBM und Transceiver: Intel noch 2019 mit ersten Agilex-FPGAs

    Neben den neuen Xeon-Prozessoren (Xeon D-1600 und Xeon Scalable der 2. Generation) stellt Intel auch neue Hardware in anderen Bereichen vor. Seit einigen Jahren arbeitet Intel hier unter dem Codenamen Falcon Mesa ein einem FPGA-Design, welches die aktuelle Produktstrategie von Intel wohl sehr gut repräsentiert. Über alle Präsentationen und Vorstellungen der jüngeren Vergangenheit hinweg wird deutlich, dass der Chipgigant... [mehr]


  • AMD forscht an aktivem Interposer als EMIB-Gegenstück

    Große monolithische Chips sind aufgrund der komplizierten Fertigung zunehmend ein Problem für die Hersteller. AMD hat seine Zen-Architektur auf einzelne Zeppelin-Dies ausgelegt, die einfach mehrfach verwendet werden können -  ein Die für die Ryzen-Prozessoren, zwei und bald vier aktive Dies für Ryzen Threadripper und vier Dies für die EPYC-Prozessoren. Intel hat mit der Embedded Multi-die Interconnect Bridge (EMIB) eine Technik in... [mehr]


  • Viel Neues um zukünftige Intel-CPUs, GPUs und Fertigungsverfahren

    Ashraf Eassa, ein Analyst bei The Motley Fool, hat wieder einmal tief gegraben, zahlreiche Quellen zusammengefasst und daraus ein kleines Feuerwerk zusammengestellt, welches viel über die Zukunftspläne bei Intel verraten soll. Eassa ist bekannt dafür, hinsichtlich der Codenamen zukünftiger Projekte bei Intel gut informiert zu sein und zusammen mit weiteren Informationen lässt sich daraus meist ein sehr gutes Gesamtbild erstellen – so auch... [mehr]


  • Intel Stratix 10 TX bindet Netzwerk-Tranceiver mittels EMIB an

    Intel hat eine weitere Variante seiner Stratix-10-FPGAs vorgestellt. Vor einigen Wochen führte man die Stratix-10-MX-Modelle ein, die neben bis zu vier Transceivern zwei HBM2-Stacks verwendeten. Bei den Stratix-Chips handelt es sich um einen zentralen FPGA (Field Programmable Gate Array - ein integrierter Schaltkreis, in den eine logische Schaltung programmiert werden kann), der mit verschiedenen weiteren Komponenten kombiniert werden... [mehr]


  • Intel Stratix 10 MX: Erster FPGA mit HBM2 in EMIB-Fertigung

    Mit der Fertigung der Embedded Multi-Die Interconnect Bridge oder kurz EMIB hat Intel wohl eine Technologie gefunden und entwickelt, welche die zukünftigen Anforderungen an einem schnellen Interconnect und die Skalierbarkeit abdecken soll. Im Frühjahr genauer vorgestellt, ist inzwischen klar, dass Intel EMIB bei zukünftigen Server-Prozessoren und auch für den Core H, also einen Prozessor mit Intel-CPU-Kernen und integrierter... [mehr]