FOVEROS

FOVEROS
  • ISSCC 2022: Wie Intel für Ponte Vecchio 63 Tiles in ein Package bringt

    Der HPC-Beschleuniger Ponte Vecchio (PVC) ist ohne Frage eines der komplexesten Halbleiter-Gebilde, welches in den vergangenen Jahren entwickelt wurde. Insgesamt 47 aktive Tiles werden mittels Co-EMIB und Foveros in einem Package miteinander verbunden und verwenden dabei fünf unterschiedliche Prozess-Technologien. Viele Details zu Ponte Vecchio waren schon im Vorfeld bekannt. Auf der ISSCC 2022 sprach Intel aber nun über zahlreiche... [mehr]


  • Aus 10 werden 7 nm: Intel benennt Fertigungsgrößen neu und gibt Vorschau auf die nächsten Jahre

    Im Rahmen eines "Intel Accelerated" getauften Webcasts hat Intel am Abend über seine Pläne bei den Prozess- und Packaging-Roadmaps gesprochen. CEO Pat Gelsinger und Dr. Ann Kelleher, SVP und GM des Technology Development, haben noch einmal die grundsätzliche Neuausrichtung der IDM-2.0-Strategie aufgezeigt. Demnach wird Intel einerseits weiterhin (und eventuell auch im größeren Maßstab) die externe Fertigung von TSMC,... [mehr]


  • Intel: Tick-Tock is back und TSMC-Wafer mit Foveros und EMIB kombinierbar

    Nicht nur AMD nahm an der 49. JPMorgan-Konferenz teil (und sprach dabei über Genoa und CDNA 2), auch Intel nutzte die Bühne für einige interessante Details. Dabei wiederholte Intel einige der Ansätze, die im Rahmen der IDM-2.0-Ankündigung bereits eine Rolle spielten. So will Intel in seinen eigenen Möglichkeiten flexibler werden, aber auch seinen Kunden als Fertiger mehr Möglichkeiten bieten. So ist bereits bekannt, dass Intel für... [mehr]


  • Intels Zukunft liegt im Packaging und Chiplet-Design

    Der Intel Architecture Day 2020 hatte zahlreiche Neuheiten zu verkünden. Dazu gehören die Tiger-Lake-Prozessoren, Intels Rettungsaktion für die Fertigung in 10 nm, die Ankündigung einer Xe-HPG Gaming-GPU und vieles mehr. Doch auch wenn die Fertigung in 10 nm erst jetzt in Fahrt kommen wird und man erst kürzlich verkünden musste, dass sich die ersten Chips aus der Fertigung in 7 nm um sechs Monate verzögern werden, so hat man bei Intel... [mehr]


  • Samsung zeigt 3D-Packaging-Technologie eXtended-Cube "X-Cube"

    Mit dem eXtended-Cube oder "X-Cube" hat Samsung eine neue 3D-Packaging-Technologie und somit das Gegenstück zu Intels Foveros-Technik vorgestellt. Erst gestern veröffentlichte Intel die zukünftigen Pläne in der 3D-Stacking-Technik und hat bereits im zweiten Quartal 2020 einen Chip mit Hybrid-Bonding-Technologie gefertigt. Dazu werden wir noch eine gesonderte Meldung veröffentlichen. eXtended-Cube wird dort zum Einsatz kommen, wo... [mehr]


  • Lakefield im Test: Core i5-L16G7 mit fünf Kernen muss zeigen was er kann

    Vor einigen Wochen stellte Intel seine beiden Lakefield-Prozessoren vor – heute können wir einen Blick auf die Leistung werfen, denn mit dem Galaxy Book S von Samsung stand uns das erste Notebook zur Verfügung, welches ein Hybrid-Design aus dem Hause Intel verwendet. Neue Leistungsrekorde sind hier natürlich nicht zu erwarten, was aber von einem passiv gekühlten Sandwitch-Packaging zu erwarten ist, schauen wir uns auf den folgenden Seiten... [mehr]


  • Intel nennt erste technische Details zu den Lakefield-Prozessoren (Update)

    Bereits seit einigen Monaten spricht Intel mehr oder weniger nebulös über die neuen Lakefield-Prozessoren. Dabei handelt es sich um einen Hybrid-Prozessor, der aus einem einem großen Sunny-Cove-Kern und den vier Tremont-Kernen besteht. Das Hyperthreading ist sowohl auf dem Sunny-Cove-Kern als auch in den vier Tremont-Kernen nicht aktiv. Dem Sunny-Cove-Kern wurde zudem seine AVX512-Funktionalität genommen, um eine gewisse... [mehr]


  • Neue Details zu Lakefield, dem Foveros Die Interface und dem was danach kommt

    Gegenüber WikiChip hat Intel einige weitere Details zum Lakefield-Prozessor genannt, welcher der erste sein wird, der im 3D-Stacking das Foveros-Packaging in einen Prozessor bringt. Zuletzt tauchte ein niedrig aufgelöster Die-Shot des Compute-Dies auf und erste Benchmarks zeigen eine hohe Single-Threaded-Leistung. Bei WikiChip wird nun etwas ausführlicher über den Aufbau des Prozessors gesprochen. So wird der Base-Die in 22FFL gefertigt. Was... [mehr]


  • Silizium im Fokus: Intel zeigt einen Lakefield-Prozessor

    Intel möchte offenbar die Lakefield-Prozessoren noch einmal in den Fokus rücken und zeigt den Chip hinter einem Vergrößerungsglas – gehalten von Intel Fellow Wilfred Gomes, einem Mitglied der Silicon Engineering Group, die den Lakefield-Prozessor bzw. die Fertigung dazu entwickelt hat. Highlight des Lakefield-Prozessors ist das hybride Design bestehend aus einem großen Sunny-Cove-Kern, der in 10 nm gefertigt wird, sowie... [mehr]


  • 7 nm, Foveros und CXL: Intel präsentiert "Ponte Vecchio" Xe-GPU für das Datacenter

    Zur Supercomputing 2019 stellt Intel seine groben Hardwarestrukturen für 2021 vor. Sowohl im Bereich der Prozessoren, als auch bei den General Purpose GPUs gibt es neue Details zu berichten. Aber wie gesagt, wir sprechen hier von 2021, also bis wir konkrete Hardware sehen, wird es noch mehr als 12 Monate dauern. Für Endkunden bleiben damit viele Fragen offen. Auf Seiten der Xeon-Prozessoren nennt Intel den bereits bekannten Zeitplan. 2020... [mehr]


  • Intel: Co-EMIB kombiniert EMIB und FOVEROS in riesigen Packages

    Auf der SemiCon West hat Intel über neue Packaging-Technologien gesprochen. Zuletzt machte der Chipgigant mit der Nennung einiger neuer Daten zu FOVEROS auf sich aufmerksam. Co-EMIB soll die beiden bestehenden Packaging-Technologien für Intel zusammenführen. Während EMIB (Embedded Multi Die Interconnect Bridge) bereits bei den Kaby-Lake-G-Prozessoren sowie den Stratix-10-FPGAs zum Einsatz kommt, wird FOVEROS bisher nur bei den noch... [mehr]


  • Intel nennt technische Details zur FOVEROS-Fertigung

    Vor einigen Tagen präsentierte TSMC sein Konzept bzw. einen ersten Prototypen für ein Chiplet-Design für ARM-HPC-Prozessoren. Damit möchte TSMC natürlich die eigenen Technologien wie die Chip-on-Wafer-on-Substrate (CoWoS) Packaging-Technologie oder den Low-voltage-In-Package-Interconnect (LIPINCON) präsentieren. Die von TSMC veröffentlichten Zahlen ermöglichen aber vor allem einen Vergleich der unterschiedlichen Fertigungs-... [mehr]


  • Intel erläutert Foveros und Lakefield-CPU im Video

    Anfang Dezember führte Intel erstmals seinen neuen 10-nm-SoC Lakefield genauer aus. Nun hat man ein Video zur Kombination aus Lakefield-SoC unter der Verwendung der Foveros-Technologie veröffentlicht, welches die Komponenten und Funktionsweise der Technik etwas erläutert. Die Lakefield-Prozessoren werden vermutlich zu den ersten Produkten auf Basis der Foveros-Stapeltechnik gehören, die das Licht der Welt erblicken. Bisher gibt es noch... [mehr]


  • Foveros führt Intel in die Multi-Chip-Zukunft

    Über Jahre hinweg hilt Intel an einem monolithischen Aufbau der Prozessoren fest. Für Spezialanwendungen wurden bereits FPGAs oder GPUs im Package per EMIB oder einer anderen Interposer-Technologie angebunden, aber zumindest mit der Ankündigung die Cascade-Lake-AP-Prozessoren bestünden aus zwei CPU-Dies mit jeweils 24 Kernen war klar, dass auch bei Intel ein Umdenken in der allgemeinen Strategie begonnen hat. Die Konkurrenz macht es vor, was... [mehr]