[Sammelthread] Ryzen DDR5 RAM OC Thread

[KaerMorhen]

Musste gerade etwas lachen, das kleien zweit PC Board hat keinerlei OC Funktionen, ich kann nur den 6000 MHz angeben (war vorgegeben), eigentlich ist das ein 4800 mHz CL 40 Quadkit ohne Kühlkörper aus einem Server.
Und nur Aida zeigt mir 3000/6000 MHz Cl30 an, aber das erklärt immerhin, weshalb das System so performant ist.

Da muss ich mit dem neuen MB auch mal testen, ob ich den OCn kann, wird ein Strix X670E-A Gaming Wifi, sollte passen.

 

[Exlua]

So bin nach langen Testen auch bei unter 70ns Latenz angekommen

 

[ApolloX]

SVM im Bios aus!

 

[RedF]

Nicht drauf, weil ging auch so und zuletzt haben mir Schlauchzug+ Gewicht die Kühlkörper samt Block vom Ram gezogen^^

Eben nochmal ne Session gespielt, paar Benches im Loop, bei 29 Grad Raumtemperatur war der Ram auf ca. 42,8 bis 43,5 Grad, hatte vergessen, dass ich beim Test und spielen vorhin Lüfter im Case auf 100% hatte, dennoch suboptimal da wenig bis gar kein Airflor.. Viel benötigen die Kühlkörper ja eh nicht.

Wegen der Dies muss ich mal sehen, Thypoonburner und Co ausm DDR4 Benchzeitraum habe ich zwar, aber gehen nun nicht mehr.,

Habe immer gelesen 6000 MT/s mit CL30-38-38 oder CL32-38-38 eher M-Die, aber finde ich heraus, entweder auf den alten Kühlkörpern oder der OVP (wenn ich die finde), da endet die Nummer ja auch

Bin offen für Exprimente.

Edit: 8 Uhr, bis gerade eben gesucht und gefunden, sind M-Dies.

Laut Netz stabiler aber weniger OC freudig.
Anhang anzeigen 1213064
Anhang anzeigen 1213154Anhang anzeigen 1213156

Wenn du bei 1:1 bleiben willst also bis etwa 6400MT/s ist der Unterschied gering, dort ist es nur die tRFC die etwas lockerer muss.

Hier mal was entspanntes für den anfang:

Wenn das nicht Booten sollte:
_SCL´s auf 6. (soll vorkommen)
Oder Spannung (VDD/VDDQ) reicht noch nicht für CL 30 @6000

tRFC kann üblicherweise bis 160ns bei M-DIE runter, gibt aber auch welche die brauchen ein wenig mehr, 170ns sollten sie aber schaffen.


Wichtig erstmal: MCR (Memory Context Restore aus)
FCLK auf einen sicheren wert ( z.b. 2000)
VDDIO auf 1,35V
VSOC 1,2V

Das kannst du dann alles später anpassen.

 

[KaerMorhen]

Virtualisierung ist für ne VM aktiv, kann ich aber uf den anderen PC auslagern.

MCR ist mit das erste was beim Bios aus zu sein hat.
Spannungen schaue ich nachher mal.
FCLK steht auf 2000 MHZ hatze in Erinnerung, dass das 1/3 vom RAM Takt haben soll.
Müsste das mit der HydraApp direkt live unter Windows ändern können.
Ich probiere das aus.
Danke.

 

[magy77]

Hat jemand noch Tipps? bin schon Starch am Limit für DR. FCLK steht bei 2167 & SoC steht inzwischen bei 1.17 und und VDD auf 1.40. (habe Gestern keinen Screenshot mehr gemacht). Bringt die Umstellung vom Bank Refresh Mode etwas bei euch?

 

[RedF]

Hat jemand noch Tipps? bin schon Starch am Limit für DR. FCLK steht bei 2167 & SoC steht inzwischen bei 1.17 und und VDD auf 1.40. (habe Gestern keinen Screenshot mehr gemacht). Bringt die Umstellung vom Bank Refresh Mode etwas bei euch?

Bei 6200 MT/s könntest du noch RCDRD 35 versuchen.
RP auf 30
RAS auf 36
RC 68
(für das Dreiergespann RP/RAS/RC gibt es verschiedene Philosophien)

tWRRD auf 2.

tWRWRDD auf 6.

Das die SCL´s auf 4 mit GDM Off laufen überrascht mich. : )

Aber du hast die Dinger schon gut ausgequetscht.

 

[magy77]

Bei 6200 MT/s könntest du noch RCDRD 35 versuchen.
RP auf 30
RAS auf 36
RC 68
(für das Dreiergespann RP/RAS/RC gibt es verschiedene Philosophien)

tWRRD auf 2.

tWRWRDD auf 6.

Das die SCL´s auf 4 mit GDM Off laufen überrascht mich. : )

Aber du hast die Dinger schon gut ausgequetscht.

Danke für die Vorschläge. Eine Frage dazu hab ich:

Sollte nicht RC = RP + RAS sein? wäre ja oben zwei daneben. ist das Absicht oder flüchtigkeitsfehler?

 

[RedF]

Danke für die Vorschläge. Eine Frage dazu hab ich:

Sollte nicht RC = RP + RAS sein? wäre ja oben zwei daneben. ist das Absicht oder flüchtigkeitsfehler?

Ich lasse da gerne 2-4 Ticks Luft. : )
War also Absicht.

 

[magy77]

Ich lasse da gerne 2-4 Ticks Luft. : )
War also Absicht.

Danke für deine wertvollen Tipps.

tRP 30 mag er gar nicht ich konnte aber tRAS auf 32 drücken und somit auch tRC. Weiter scheint auch tWRRD 2 zu gehen.

RCDRD 35 würde wohl stabil zu kriegen sein (schlägt nach 15 Min bei TM5 fehl) bei Erhöhung der Spannung - was ich aber nicht möchte. mit 1.40 VDD zu fahren mit diesen Settings finde ich schon bemerkenswert

Du schreibst noch tWRWRDD auf 6. Gehört da nicht auch no tWRWRSD dazu? oder lasse ich den auf 7?

 

[RedF]

Danke für deine wertvollen Tipps.

tRP 30 mag er gar nicht ich konnte aber tRAS auf 32 drücken und somit auch tRC. Weiter scheint auch tWRRD 2 zu gehen.

RCDRD 35 würde wohl stabil zu kriegen sein (schlägt nach 15 Min bei TM5 fehl) bei Erhöhung der Spannung - was ich aber nicht möchte. mit 1.40 VDD zu fahren mit d


Du schreibst noch tWRWRDD auf 6. Gehört da nicht auch no tWRWRSD dazu? oder lasse ich den auf 7?

WRWRSD/DD RDRD_ die kannst du alle einzeln behandeln. Also du kannst versuchen sie zu senken, bei WRWRDD 6 hast du aber gute Chancen das es läuft.

 

[RedF]

Danke für deine wertvollen Tipps.

tRP 30 mag er gar nicht ich konnte aber tRAS auf 32 drücken und somit auch tRC. Weiter scheint auch tWRRD 2 zu gehen.

RCDRD 35 würde wohl stabil zu kriegen sein (schlägt nach 15 Min bei TM5 fehl) bei Erhöhung der Spannung - was ich aber nicht möchte. mit 1.40 VDD zu fahren mit diesen Settings finde ich schon bemerkenswert

Anhang anzeigen 1213842

Du schreibst noch tWRWRDD auf 6. Gehört da nicht auch no tWRWRSD dazu? oder lasse ich den auf 7?

Falls du die RCD doch nochmal angehen willst, wäre MEM VPP eine Stellschraube. Gibt da Sweetspots in einem Bereich von ~1,7V~1,95V .
Die WRWRSCL kann eventuell auch noch niedriger.

Falls du mal Refresh mixed testen willst, RFC2=RFC, RFCsb= RFC *0,6777 (musst meist noch mal ein paar Ticks draufpacken z.b. +25)
Also in deinem fall:
RFC2=344
RFCsb = 344*0,6777 +24= 257 = ~83ns

 

[magy77]

Falls du die RCD doch nochmal angehen willst, wäre MEM VPP eine Stellschraube. Gibt da Sweetspots in einem Bereich von ~1,7V~1,95V .
Die WRWRSCL kann eventuell auch noch niedriger.

Falls du mal Refresh mixed testen willst, RFC2=RFC, RFCsb= RFC *0,6777 (musst meist noch mal ein paar Ticks draufpacken z.b. +25)
Also in deinem fall:
RFC2=344
RFCsb = 344*0,6777 +24= 257 = ~83ns

Besten Dank, werde ich gerne noch ausprobieren.
Die 35 war übrigens mit +0.02 VDD Stabil zu kriegen. Und auch die 6

Deine Tipps sind Super. Immer her damit!

WRWRSCL da habe ich nicht viel Hoffnung. Kann die auf 3 oder muss die gerade sein, also 2?

 

[RedF]

Besten Dank, werde ich gerne noch ausprobieren.
Die 35 war übrigens mit +0.02 VDD Stabil zu kriegen. Und auch die 6

Deine Tipps sind Super. Immer her damit!

WRWRSCL da habe ich nicht viel Hoffnung. Kann die auf 3 oder muss die gerade sein, also 2?

Anhang anzeigen 1213976

Da musst nicht auf gerade ungerade achten. Bei DR bin ich mir gerade nicht sicher wie weit die dort runter geht.

 

[seppelchen]

Was ist das für RAM der bei tRFC 110 stabil läuft?

 

[webmi]

TestMem reagiert nicht so super empfindlich auf zu geringe tRFC, konnte da auch mehr (2-5ns) durchjagen, als am Ende stabil war. Das da aber 110 durchlaufen, ist nichts desto trotz ein Zeichen für a) gute Kühlung und b) guten RAM

 

[magy77]

TestMem reagiert nicht so super empfindlich auf zu geringe tRFC, konnte da auch mehr (2-5ns) durchjagen, als am Ende stabil war. Das da aber 110 durchlaufen, ist nichts desto trotz ein Zeichen für a) gute Kühlung und b) guten RAM

Gut möglich das hier ein andere Benchmark nicht Stabil ist - für meine Anwendung (Gaming und Büro Sachen) hat *TM5 Extreme@anta777* stabil für mindestens 190min immer funktioniert.

Beitrag automatisch zusammengeführt: 25.06.2026

Was ist das für RAM der bei tRFC 110 stabil läuft?

Es sind eher 111 aber trotzdem nicht von schlechter Qualität! bei Nitro 1/2/0

Beitrag automatisch zusammengeführt: 25.06.2026

Die ULL Settings liegen übrigens bei:
tCCD_L: 10 -> 8 no boot
tCCD_L_WR : 32 -> geht nicht kleiner im A72 von MSI
tCCD_L_WR2: 16 -> geht nicht kleiner im A72 von MSI

weiss jemand ob diese bald im Zentiming ersichtlich sein werden?

 

[magy77]

Falls du die RCD doch nochmal angehen willst, wäre MEM VPP eine Stellschraube. Gibt da Sweetspots in einem Bereich von ~1,7V~1,95V .
Die WRWRSCL kann eventuell auch noch niedriger.

Falls du mal Refresh mixed testen willst, RFC2=RFC, RFCsb= RFC *0,6777 (musst meist noch mal ein paar Ticks draufpacken z.b. +25)
Also in deinem fall:
RFC2=344
RFCsb = 344*0,6777 +24= 257 = ~83ns

Du hattest ereut Recht. WRSCL geht mit 3. RDSCL bootet nicht mit 3. Was meinst du zu tWR? ist da noch was zu machen -> 40 oder gar 36?

EDIT: tWR geht wohl gar nicht tiefer in meinem BIOS, für DR wahrscheinlich eh die untere Grenze

 

[RedF]

Habe mir mal sagen lassen tWR = tRTP*4.
Ob bei dir dann eine tWR 40 läuft, keine Ahnung.

 

[KaerMorhen]

Ich glaube ich muss CoD MW2 DMZ wider installieren, das hat auf OC/RAM Änerungen immer sehr angesprochen.

 

[Vince96]

Anhang anzeigen 1214016

Du hattest ereut Recht. WRSCL geht mit 3. RDSCL bootet nicht mit 3. Was meinst du zu tWR? ist da noch was zu machen -> 40 oder gar 36?

EDIT: tWR geht wohl gar nicht tiefer in meinem BIOS, für DR wahrscheinlich eh die untere Grenze

RAS = 47
RC = 59
RRDS = 8
RRDL = 8
FAW = 32
WTRL = 16
RFC = 352
WRWRSCL = 2
RTP = 12

alles andere macht keinen Sinn!

Sind bei beiden Bänken dein PHYRDL syncron auf 35? Wenn nein, CLDO VDDP soweit anheben bis gleich (0,25mV steps)

 

[magy77]

RAS = 47
RC = 59
RRDS = 8
RRDL = 8
FAW = 32
WTRL = 16
RFC = 352
WRWRSCL = 2
RTP = 12

alles andere macht keinen Sinn!

Sind bei beiden Bänken dein PHYRDL syncron auf 35? Wenn nein, CLDO VDDP soweit anheben bis gleich (0,25mV steps)

Danke für dein Rückmeldung - kannst du mir erläutern weshalb? ich finde keine wirklichen Anhaltspunkte für deine Aussage. Das mit PHYRDL werde ich gerne prüfen. Besten Dank

 

[Vince96]

Danke für dein Rückmeldung - kannst du mir erläutern weshalb? ich finde keine wirklichen Anhaltspunkte für deine Aussage. Das mit PHYRDL werde ich gerne prüfen. Besten DanktRRDS hat laut JEDEC-Spezifikation ein Limit von 8. Alles darunter bringt praktisch keinen Performancegewinn mehr. Deshalb würde ich hier 8 empfehlen. Gerade für ein System, das hauptsächlich zum Spielen und für Office genutzt wird, ist das der vernünftigere Kompromiss aus Stabilität, Kompatibilität und Leistung.

RRDS hat laut Spezifikation ein Limit von 8. Alles darunter bringt praktisch keinen Performancegewinn mehr. Deshalb würde ich hier 8 empfehlen. Gerade für ein System, das hauptsächlich zum Spielen und für Office genutzt wird, ist das der vernünftigere Kompromiss aus Stabilität, Kompatibilität und Leistung. Der Rest basiert auf der Excel

Die ULL Settings liegen übrigens bei:
tCCD_L: 10 -> 8 no boot
tCCD_L_WR : 32 -> geht nicht kleiner im A72 von MSI
tCCD_L_WR2: 16 -> geht nicht kleiner im A72 von MSI

12 - 48 -24 einstellen. CCDLwr2 ist immer die hälfte von CCDLwr

Timings heißen nicht ohne Grund so. Würde das also etwas konservativer gestalten.

 

[magy77]

RRDS hat laut Spezifikation ein Limit von 8. Alles darunter bringt praktisch keinen Performancegewinn mehr. Deshalb würde ich hier 8 empfehlen. Gerade für ein System, das hauptsächlich zum Spielen und für Office genutzt wird, ist das der vernünftigere Kompromiss aus Stabilität, Kompatibilität und Leistung. Der Rest basiert auf der Excel


12 - 48 -24 einstellen. CCDLwr2 ist immer die hälfte von CCDLwr

Timings heißen nicht ohne Grund so. Würde das also etwas konservativer gestalten.

Bei letzten Punkt bin ich zwiegespalten. Ich habe hier die 1:4:2 Regel schon gelesen aber safedisk hat im Overclokers forum für sein Setup dies auch nicht eingehalten..

hier der Post dazu: https://www.overclock.net/posts/29592538/
er hat:
TccdL 14
TccdL_WR 40
TccdL_WR2 24


Wieso RC auf 59? müsste doch dann 79 sein?!

 

[Holzmann]

Also die Frage ist einfach schwierig zu beantworten.

Wenn du bereits ein 6000er Kit hast würde ich das 8000er gar nicht in Erwägung ziehen. Wird nicht ansatzweise so gut sein.

Das 6000er CL26 Kit konnte ich auf dem ROG 2006 nicht zu über 7600mhz überreden trotz Versuche mit Auto Timings für die Sekundären und Tertiären Timings.


Hingegen ein GSkill Neo 8000er Cl38 Expo Kit läuft out of the Box, hier zu sehen unoptimiert, SoCv wurde im Auto auf Max gesetzt im Expo Profil 1:

Übrigens die aktuelle Version von MRH Bench Tool kann jetzt auch nahezu alle IC Typen auslesen usw., probiert es doch mal aus, falls Fehler erkannt werden könnt ihr ihm reporten:

 

[bopxcu]

[ZAŁĄCZ]1214016[/ZAŁĄCZ]

Znów ustalić. WRSCL działa z 3. RDSCL nigdy nie uruchamia się z 3. Co sądzisz o tWR? Czego szukasz -> 40, ale teraz 36?

EDYCJA: W moim BIOSie można zainstalować tWR, którego prawdopodobnie nie można; w przypadku DR jest to i tak dolna granica.

ale z włączoną funkcją GDM

 

[Vince96]

Das 6000er CL26 Kit konnte ich auf dem ROG 2006 nicht zu über 7600mhz überreden trotz Versuche mit Auto Timings für die Sekundären und Tertiären Timings.

Könnte zwei Gründe haben. 1. keine odts für group b auf 60 gestellt. 2. zeigt wie gut das Board optimiert ist…

Beitrag automatisch zusammengeführt: 25.06.2026

Bei letzten Punkt bin ich zwiegespalten. Ich habe hier die 1:4:2 Regel schon gelesen aber safedisk hat im Overclokers forum für sein Setup dies auch nicht eingehalten..

hier der Post dazu: https://www.overclock.net/posts/29592538/
er hat:
TccdL 14
TccdL_WR 40
TccdL_WR2 24


Wieso RC auf 59? müsste doch dann 79 sein?!

Safedisk kann machen was er mag. Sich an die Regel zu halten bereit meist weniger Probleme und erspart die Fehlersuche

 

[RedF]

Wo es eine Regel für wrwrscl 2 geben soll musst du mir aber erklären, das muss nicht gerade sein.

 

[Vince96]

Wo es eine Regel für wrwrscl 2 geben soll musst du mir aber erklären, das muss nicht gerade sein.

Und Erfahrung 😅 Scl immer so niedrig wie möglich, das bringt nämlich massiv was

 

[RedF]

Und Erfahrung 😅 Scl immer so niedrig wie möglich, das bringt nämlich massiv was

Das auf jeden Fall, bei 8000MT/s musste ich auf 3, sonnst gabs Fehler im Y-Cruncher N63.