[Sammelthread] Ryzen DDR5 RAM OC Thread

[seppelchen]

nice kannst du mal einen Aida test posten ?

heute will ich mal testen wie stabil die 2200Mhz sind, danach gehts ans CO... ach ja, Nitro muss ich ja auch noch gucken.

 

[RedF]

Ist das ne Frage? tRDWR 14 bei 6200 führt zu no boot. 15 bin ich mir jetzt gar nicht sicher, ob das ich schon mal probiert habe.

Nein ein Tipp.

 

[Tatilica]

New ZenTimings beta.

Great, it's working with older Bios version too for 99xD

 

[webmi]

Nein ein Tipp.

Zusammenhang ist mir nicht ganz klar, kannst das erklären? Warum tRDWR 15 bei WRPRE 3?

tRDWR = WRPRE + 12 ?

Aber warum?

 

[webmi]

tRDWR 12 kein Boot
tRDWR 13 Error/Crash
tRDWR 14 läuft

Performance bringt das Absenken von vormals 16 auf 14 auf jeden Fall etwas, so konnte ich damit das erste Mal Reads > 70K mit Interleaving = CPU erreichen

Die JEDEC Formel ist ja eine andere als dein Tipp @RedF - Die würde mir aber eine tRDWR von mindestens 10 setzen, was ohnehin nicht läuft, ergo low as possible is fine und bringt was, wenn auch nur wieder mal sehr wenig

 

[draytek11]

Performance bringt das Absenken von vormals 16 auf 14 auf jeden Fall etwas, so konnte ich damit das erste Mal Reads > 70K mit Interleaving = CPU erreichen

Führt die Verwendung von eCLK nicht zu Fehlern bei AIDA64-Messwerten? Ich glaube, das wurde bereits besprochen.

 

[Induktor]

Zusammenhang ist mir nicht ganz klar, kannst das erklären? Warum tRDWR 15 bei WRPRE 3?

@RedF Schließ mich der Frage mal an. 15 läuft soweit, hab aber noch nicht in TM5 getestet.

tRDWR 12 kein Boot
tRDWR 13 Error/Crash
tRDWR 14 läuft

Die 14 siehst du bei 6200+ auch nur bei den gebinnten G.Skill Kits.

 

[magy77]

tRDWR 12 kein Boot
tRDWR 13 Error/Crash
tRDWR 14 läuft

Performance bringt das Absenken von vormals 16 auf 14 auf jeden Fall etwas, so konnte ich damit das erste Mal Reads > 70K mit Interleaving = CPU erreichen

Anhang anzeigen 1145734

Die JEDEC Formel ist ja eine andere als dein Tipp @RedF - Die würde mir aber eine tRDWR von mindestens 10 setzen, was ohnehin nicht läuft, ergo low as possible is fine und bringt was, wenn auch nur wieder mal sehr wenig

Wieviel Spannung vdd musstest du hierfür anlegen?

Sind die beiden 1en bei trfc2 und trfcsb eigentlich auslesefehler oder wie kommt man da so tief?

 

[HardyEbw]

@RedF Schließ mich der Frage mal an. 15 läuft soweit, hab aber noch nicht in TM5 getestet.

@RedF Ich würde das auch gern wissen.😉
Bei mir ist tWRPRE = 2, insofern teste ich gleich einmal tRDWR = 14.

EDIT: Ein Cycle TM5 läuft gut durch, mehr muss ich später machen.

 

[RedF]

@RedF Ich würde das auch gern wissen.😉
Bei mir ist tWRPRE = 2, insofern teste ich gleich einmal tRDWR = 14.

tRDWR = tCL - tCWL + BC8 + ODTEnDly (1) + WRPRE + SafetyDly (1)

bzw. tCL- (tCL-2) +8 +1 + WRPRE +1

Beitrag automatisch zusammengeführt: Vor 14 Minuten

Wen man zu niedrig damit ist, merkt man es oft schon, dass sich das System "hakelig" anfühlt.