News
Hardware Software Consumer Electronic Allgemein
Tests
Hardware Software Consumer Electronic Sonstige
Kaufberatung
Ram Rangliste CPU Rangliste SSD Rangliste Mainboard AMD Rangliste Mainboard Intel Rangliste Gehäuse Rangliste Kühler Rangliste Grafikkarten Rangliste
Community
Videos
Internes
Impressum Team Jobangebote Werbung
TSMC

  • Zen-6-CCD mit 12 Kernen und 48 MB L3-Cache: Nur 7 % größere Chipfläche bei insgesamt 76 mm²

    Leaker @9550pro liefert die vermeintliche Die-Größe der nächsten Ryzen-Generation alias Olympic Ridge oder Medusa Ridge. Diese wird genau wie die kommenden Epyc-Prozessoren auf bei TSMC in N2 gefertigte CCDs mit 12 Kernen setzen. Die Anzahl der Kerne je CCD steigt also von 8 auf 12 um 50 % und um eben diese 50 % beträgt auch das Plus beim L3-Cache, der dann 48 MB groß sein soll. Die Fläche von 76 mm² wäre beeindruckend, denn damit... [mehr]

  • 2-nm-Prozess in den Startblöcken: TSMC schließt Rekordjahr ab

    TSMC hat die Zahlen für das vierte Quartal 2025 veröffentlicht und damit das Gesamtjahr abgeschlossen. In Anbetracht des KI-Booms war von TSMC nichts anderes zu erwarten als Rekorde – im Umsatz, Gewinn, belichteten Wafern und ausgebuchten Fertigungslinien. Im vierten Quartal machte TSMC einen Umsatz von 33,7 Milliarden US-Dollar und eine Gewinnmarge von 48,3 %. Die Umsatzsteigerung von 25,5, 30,1, 33,1 und nun 33,7 Milliarden US-Dollar zeigt... [mehr]

  • Foundry-Gerüchteküche: AMD soll Samsung und Intel Foundry in Anspruch nehmen

    Über das Wochenende gab es eine Reihe (teilweiser wilder) Gerüchte zur Fertigung zukünftiger Chips von AMD. Das koreanische Branchenmagazin Seoul Economic Daily, dass AMD derzeit Pläne habe, ein Chipdesign in 2 nm bei Samsung fertigen zu lassen. In einem ersten Schritt sollen dazu Multi-Project Wafer (MPW) gefertigt werden. Auf diesen können Kunden (auch mehrere gleichzeitig) ihre Designs oder einzelne Funktionen eines Chipdesigns... [mehr]

  • IVR, eDTC und UHPMIM: Intel und TSMC wollen 5+ kW an Chips liefern können

    In einem LinkedIn-Beitrag verweist Igor Elkanovich vom taiwanesischen ASIC-Hersteller GUC (Global Unichip Corporation) auf die Möglichkeit, sogenannte IVRs (Integrated Voltage Regulator) in TSMCs CoWoS-L-Interposer zu integrieren und damit die Leistungsdichte deutlich zu steigern. Daneben verweisen die Kollegen von ComputerBase noch auf einen Vortrag von Intels Fellow Kaladhar Radhakrishnan auf dem ISSCC 2026 im Februar des kommenden Jahres... [mehr].

  • Silicon Photonics: TSMC will Partner frühzeitig mit einbeziehen

    Neben weiteren Details zur Fertigung der Chips, dem Packaging und der zukünftigen Entwicklung beim Custom-HBM hat TSMC auf dem hauseigenen Open Innovation Platform Ecosystem Forum auch einige Details zur weiteren Entwicklung bei der optischen Datenübertragung verraten. An Technologien wie Silicon Photonics wird seit Jahrzehnten gearbeitet. Chiphersteller wie Intel und NVIDIA stellen die Vorteile einer optischen Datenübertragung auch für extrem... [mehr]

  • TSMC 3DFabric und C-HBM4E: Advanced Packaging und (Custom) Base-Dies für HBM4(E)

    Neben der Fertigung von Chips in den aktuellsten Herstellungsprozessen gehört das Advanced Packaging zu den Aushängeschildern von TSMC und ist für die allermeisten Chips auch unabdingbar. Entsprechend baut TSMC nicht nur die Kapazitäten seiner Fabs weitreichend aus, sondern auch die für das Advanced Packaging. Auf die Weiterentwicklungen in diesem Bereich kommen wir später. Im Rahmen des Advanced Packaging und der Integration von HBM4 wird den... [mehr]

  • Advanced Silicon, Stacking und Packaging: TSMC baut weiter auf drei Säulen

    Auf dem Open Innovation Platform Ecosystem Forum hat TSMC weite Teile seiner Pläne in den verschiedenen Bereichen wiederholt bzw. detaillierter ausgeführt. Natürlich kommt auch TSMC nicht daran vorbei, den aktuellen KI-Hype zu adressieren. Dabei sieht TSMC sowohl das Training, als auch das Inferencing von KI-Modellen gleichermaßen als wichtig an – entsprechend der Verteilung an Chips, welche von den Kunden bei TSMC in Auftrag... [mehr]

  • Weitergabe von Geheimnissen an Intel: TSMC verklagt Ex-Mitarbeiter

    Mitte diesen Jahres wehrte sich TSMC gegen die vermeintliche Weitergabe von internen Informationen an Rapidus. Mitarbeitern wurden vorgeworfen, interne Dokumente über den Zulieferer Tokyo Electron (TEL) an den Konkurrenten Rapidus weitergegeben zu haben. Sowohl TSMC wie auch TEL zogen entsprechende Konsequenzen und stellten den beschuldigten Mitarbeiter frei. Bereits in der vergangenen Woche wurde bekannt, dass der ehemalige Senior Vice... [mehr]

  • Aufregung um US-Startup: Röntgenlithografie soll ASML und TSMC Konkurrenz machen

    Die Halbleiterindustrie befindet sich an einem kritischen Wendepunkt. Während konventionelle Extremultraviolett-Lithographie (EUV) mit einer Wellenlänge von 13,5 nm derzeit als etablierte Technologie in der Fertigung fortgeschrittener Chips dominiert, rücken alternative Ansätze in den Fokus des technologischen Interesses. Eine dieser vielversprechenden Technologien ist die Röntgenlithographie (XRL), die Wellenlängen von weniger als vier... [mehr]

  • Für Feynman: NVIDIA soll erster Kunde für A16-Fertigung mit Backside-Power von TSMC sein

    Das taiwanesische Branchenmagazin Commercial Times berichtet, dass NVIDIA mit dem KI-Chip der übernächsten Generation namens Feynman der erst Kunde von TSMC sein soll, der auf die Fertigung im A16-Prozess setzt. Dies stellt eine besondere Herausforderung dar, da die Chiphersteller für die allerneusten Prozesse üblicherweise auf deutlich kleinere Chips setzen. Ein Blick auf die aktuellen KI-Chips bei NVIDIA zeigt: Man nutzt auf die... [mehr]

  • NVIDIA x TSMC: Erster Blackwell-Wafer in den USA hergestellt

    Im Frühjahr, kurz nach der Hausmesse GTC, kündigte NVIDIA an, dass TSMC in der Fab 21 in Arizona bald auch Blackwell-GPUs fertigen werden. Die ersten Chips bzw. Wafer sollten zu diesem Zeitpunkt bereits in der Produktion sein. Zudem sollten Systemhersteller wie Foxconn in Houston und Wistron in Dallas entsprechende Werke errichten, die in den kommenden 12 bis 15 Monaten mit der Massenproduktion der kompletten Server beginnen... [mehr]

  • Quartalszahlen: TSMC macht Umsatzrekord und N2 geht in die Massenproduktion

    TSMC hat seine Zahlen für das dritte Quartal 2025 veröffentlicht und vermeldet darin Umsatz- und Gewinnrekorde. Mit 33,1 Milliarden US-Dollar machte der Umsatz einen Sprung von rund 30 % mit einem leichten Anstieg von 6 % gegenüber dem vorherigen Quartal. Der Gewinn lag bei 15,1 Milliarden US-Dollar, was im Vorjahresvergleich ein Plus von 39 % darstellt. Limitiert wird TSMC im Grunde nur durch die Kapazitäten, die durch die eigenen Fabs... [mehr]

  • Snapdragon X2 Elite Extreme: Qualcomm nutzt TSMC FinFlex für N3X und N3P

    Bereits bekannt ist, dass Qualcomm zur Fertigung des neuen Snapdragon X2 Elite Extreme den 3-nm-Prozess – genauer gesagt N3P von TSMC – verwendet. In einem Gespräch mit ComputerBase äußerte sich Mandar Deshpande, Senior Director of Product Management bei Qualcomm, zu weiteren Details. Der Snapdragon X2 Elite Extreme erreicht mit seinen Prime-Kernen erstmals für einen ARM-SoC einen maximalen Boost-Takt von 5 GHz. Um diesen Takt... [mehr]

  • HBM4 von Micron: 11 GBit/s werden erreicht und TSMC fertigt den Base-Die

    Nachdem SK Hynix bereits in der vergangenen Woche die Massenproduktion von HBM4 mit 10 GBit/s und mehr angekündigt hat und damit die Anforderungen von NVIDIA erfüllt, zog nun auch Micron nach. Im Rahmen der Bekanntgabe der Zahlen für das dritte Quartal 2025 widersprach der Speicherspezialist den Gerüchten der vergangenen Tage, der HBM4 von Micron könnte die geforderte Datenraten nicht erreichen. Laut Hersteller hat man allerdings bereits... [mehr]

  • TSMC N2: MediaTek gibt Tape-Out von SoC bekannt

    Per Pressemitteilung gibt MediaTek bekannt, dass man den Tape-Out eines SoC in 2 nm bei TSMC vollzogen hat. Bisher liegt die Pressemitteilung nur in chinesischer Sprache vor und dennoch ist diese für MediaTek und TSMC zugleich bedeutend. Im Frühjahr haben AMD und TSMC den Tape-Out der CCDs mit Zen-6-Kernen gefeiert. Beim Chip von MediaTek handelt es sich um einen neuen SoC, vermeintlich den Dimensity 9600. Der Vorgänger Dimensity 9500... [mehr]

  • N2P und N3P: AMD geht auch für den kommenden IOD auf fortschrittliche Fertigung

    Bereits bekannt ist, dass AMD den CCD für die kommenden Epyc-Prozessoren mit Zen-6-Kernen alias Venice bei TSMC in einem 2-nm-Prozess fertigen wird. Um welchen Prozess es sich genau handelt, war und ist noch nicht bekannt. Leaker Kepler_L2 vermerkt im Forum von AnandTech: Der N2P-Prozess und damit eine auf Leistung optimierte Variante soll es sein. In N2P gefertigt werden sollen die CCDs mit 12 Zen-6-Kernen je Chip. Auch die Dense-CCDs mit den... [mehr]

  • Vergleich zu Intel, TSMC und Samsung: Rapidus soll bei 2 nm auf Augenhöhe sein

    Der durch den japanischen Staat und in gemeinsamen Anstrengungen mit IBM ins Leben gerufene Auftragsfertiger Rapidus will ab 2027 die ersten in 2 nm gefertigten Chips liefern. Auf der Hot-Chips-Konferenz präsentierte sich das Unternehmen vor allem im Hinblick auf die Turnaround Time (TAT), also der Zeit, die der Wafer benötigt, um in der Fab fertiggestellt zu werden. Mit 50 Tagen will sich Rapidus hier von der Konkurrenz absetzen... [mehr]

  • Huawei KunPeng 930: Details zur Fertigung bei TSMC und SMIC

    Bereits 2019 stellte Huawei mit mem KunPeng 920 einen Serverprozessor mit 64 ARM-Kernen vor, der damals in 7 nm gefertigt wurde. Inzwischen gibt es mit dem KunPeng 930 den Nachfolger, zu dem es nun eine detaillierte Analyse gibt. Zunächst einmal handelt es sich beim KunPeng um ein Chiplet-Design bestehend aus zwei Compute- und ebenfalls zwei I/O-Dies. Der I/O-Die kommt auf eine Fläche von 172,3 mm² und das zentrale Compute-Die bringt es auf... [mehr]

  • NVIDIA bestätigt Tape Out: Sechs neue Chips laufen bald bei TSMC vom Band

    NVIDIAs CEO Jensen Huang hat einmal mehr Taiwan besucht und sich dabei auch mit seinem wichtigsten Auftragsfertiger TSMC getroffen. Erst vor wenigen Tagen wurden Gerüchten zu Verzögerungen bei der Rubin-GPU seitens NVIDIA widersprochen. Die KI-Beschleuniger auf Basis von Rubin werden im kommenden Jahr erwartet und sollen erstmals auf HBM4 setzen. Nach seinem kurzen Besuch äußerte sich Jensen Huang gegenüber der Presse wie folgt: My main... [mehr]

  • Wirbel bei TSMC: Geschäftsgeheimnisse abgeflossen und Fake News zu Milliardeninvestitionen

    In den vergangenen Tagen gab es bei TSMC aus gleich zweierlei Richtungen großen Wirbel und auch einen handfesten Skandal rund um gestohlene Geschäftsgeheimnisse. Aufgrund der Brisanz und Wichtigkeit von TSMC als Unternehmen in Taiwan sind die örtlichen Online- und Fernsehmedien voll mit Meldungen zur Weitergabe von internen Informationen. Im Homeoffice tätig, sollen mehrere Verdächtige auf interne Dokumente zur Fertigung in 2 nm... [mehr]

  • Quartalszahlen: TSMC liefert dank N3 und N5 Rekordergebnis ab

    TSMC hat die Zahlen für das zweite Quartal 2025 veröffentlicht und vermeldet darin ein weiteres Rekordergebnis – vor allem dank der noch immer starken Nachfrage nach High-End-Chips und den gestiegenen Preisen. TSMC machte in den vergangenen drei Monaten einen Umsatz von 30 Milliarden US-Dollar und konnte dabei einen Gewinn von 12,8 Milliarden US-Dollar erzielen. Der Gewinn steigt im Vorjahresvergleich um satte 60 %. Den größten Anteil und... [mehr]

  • Chipfertigung: Intel 18A bei 70 % Ausbeute, Zen 6 in N2-Derivaten

    Aus verschiedenen Quellen gibt es Wasserstandsmeldungen rund um den Zustand der Fertigung für zukünftige Chips von AMD und Intel. Während diese mit vermeintlichen Daten zu Panther Lake aber ein Produkt beschreiben, welches schon in wenigen Monaten auf den Markt kommen wird, schauen die Meldungen zur Fertigung der Zen-6-Chiplets noch etwas weiter in die Zukunft. Die für gewöhnlich gut informierte Quelle Kepler_L2, bei X und im Anandtech-Forum... [mehr]

  • In TSMC N2: Nova Lake soll Tape Out geschafft haben

    Wie SemiAccurate berichtet, soll ein zukünftiges Produkt, bzw. ein dazugehöriger Chip bei Intel vor wenigen Wochen den wichtigen Meilenstein des Tape Out geschafft haben. Der Tape Out bezeichnet den finalen Schritt im Chipdesign, bei dem das vollständige Layout eines Chips zur Fertigung freigegeben wird. Es ist der Moment, in dem das Design an die Halbleiterfertigung übergeben wird, um Fotomasken für die Chipproduktion zu erstellen. Der... [mehr]

  • TSMC Arizona: Advanced Packaging ab 2028 auch in den USA

    Bisher hat TSMC die Maßgabe herausgegeben, dass moderne Chips zwar auch außerhalb Taiwan in den eigenen Fabs gefertigt werden dürfen, die modernsten Prozesse aber gibt es nur aus dem Heimatland. Taiwan nutzt TSMC so als Silicon Shield und will sicherstellen, dass die Werke auf der Insel so extrem wichtig sind, dass eine eventuelle Besetzung Taiwans durch China den Weltmarkt von den modernsten Chips abschneiden würde. Aktuell fertigt TSMC in... [mehr]

  • GaN-Wafer für Leistungselektronik: Infineon fährt hoch, TSMC fährt runter

    Im vergangenen Jahr verkündete Infineon den Aufbau einer ersten Pilotlinie für die Herstellung von Leistungshalbleitern auf Basis von Galliumnitrid (GaN). Mit einer Fertigung mit Wafern in 300 mm will Infineon damit einerseits die technischen Vorteile dieser Leistungshalbleiter und andererseits auch die wirtschaftlichen Vorteile der großen Wafer mitnehmen. Die Leistungshalbleiter kommen in vielerlei Elektronik zum Einsatz – Von E-Autos,... [mehr]

  • Chipfertigung: Samsung will TSMC bei 2 nm überholen

    In den vergangenen Jahren ist das Foundry-Geschäft bei Samsung nicht gerade durch eine leistungsstarke und planmäßige Ausführung aufgefallen. Immer wieder war von Problemen bei der Ausbeute die Rede, neue Technologien wurde auf spätere Fertigungsschritte verschoben und Umbenennungen sollten vorgenommen werden. Noch immer aber ist Samsung hinter Platzhirsch TSMC der zweitgrößte Auftragsfertiger und allesamt haben die Chiphersteller mit der... [mehr]

  • CoPoS-Packaging: TSMC ist auf der Suche nach Interposer-Alternativen

    Ein, zwei, vier Compute-Chiplets, dazu bis zu 12 HBM4-Chips und weitere I/O-Chiplets sind die Anforderungen an die Packaging-Technologien in den kommenden Jahren. Ende April legte TSMC auf dem Technology Symposium 2025 offen, wie man sich auf Seiten des Auftragsfertigers die Lösungen für die Zukunft beim Packaging vorstellt. CoWoS (Chip on Wafer on Substrate), InFO (Integrated Fan-Out) und TSMC-SoW (System on Wafer) sind dabei die drei... [mehr]

  • Absage an Intel Foundry: NVIDIA nutzt weiter nur TSMC für das Packaging

    Seit einigen Monaten wird Intel nicht müde durch seine Foundry-Sparte für ein (Advanced)-Packaging externer Kunden bei Intel Foundry zu werben. Man habe die Technologien, man habe die Kapazitäten und geopolitisch sei es sicherlich auch für viele Kunden interessant. Auf der Computex 2025 wurde NVIDIA CEO Jensen Huang in einer 90-minütigen Fragerunde darauf angesprochen, wie wichtig das Advanced Packaging für die Weiterentwicklung der KI-Hardware... [mehr]

  • Gerüchte zu Zen-7-Architektur: AMD soll mit A14-Fertigung und neuen Kern-Varianten planen

    Gerade erst hat AMD seine Zen-5-Familie mit den EPYC-4005-Prozessoren abgeschlossen, da kommt der für seine Leaks bekannte, aber nicht immer ganz treffsichere YouTuber Moore's Law Is Dead um die Ecke und lässt die ersten Informationshappen zur Zen-7-Architektur fallen. Dabei ist noch nicht viel über die Zen-6-Architektur bekannt, die für 2026 die Basis für AMDs Ryzen- und EPYC-Prozessoren bilden soll. Demnach will AMD mit dem Zen-7-Design eine... [mehr]

  • Anstatt TSMC: AMD soll I/O-Dies bei Samsung fertigen wollen

    Laut eines Berichts von The Bell in Korea soll die Foundry-Abteilung von Samsung aktuell mit AMD in einer erweiterten Zusammenarbeit hinsichtlich der Fertigung neuer Chips sein. Konkret soll Samsung Test-Chips für AMD gefertigt haben, welche als I/O-Dies auf den zukünftigen EPYC-Prozessoren zum Einsatz kommen. Als Fertigungsgröße soll ein 4-nm-Prozess angedacht sein. Aktuell lässt AMD sowohl die I/O-Dies (IOD) wie auch die Chips mit den... [mehr]

  • TSMC-Fertigung: Unternehmen darf modernste Technik nicht im Ausland verwenden

    Die taiwanische Regierung hat ihr Gesetz zur industriellen Innovation überarbeitet und damit formell festgelegt, dass Unternehmen wie TSMC ihre modernste Chipfertigung ausschließlich in Taiwan betreiben dürfen. Die Neuregelung verpflichtet taiwanische Firmen künftig dazu, größere Auslandsinvestitionen vom Wirtschaftsministerium genehmigen zu lassen. Im Zentrum der Reform steht insbesondere Artikel 22, der es den Behörden ermöglicht,... [mehr]

  • Technology Symposium 2025: TSMC ist bezüglich N2-Fertigung extrem zuversichtlich

    Bereits in der vergangenen Woche veranstaltete TSMC in den USA eines seiner Technology Symposium, die üblicherweise im Wochenrythmus dann auch in Europa und Asien abgehalten werden. Bereits aus den USA aber bekommen wir die Neuheiten, die dann inhaltsgleich zu den anderen Terminen verkündet werden. In der Fertigung ein Fokus lag dabei auf N2 als nächster großer Schritt in der Fertigung. Zwar hat TSMC auch schon die Nachfolger A16 und A14... [mehr]

  • Technology Symposium 2025: TSMC zu CoWoS, SoIC, SoW als Packaging-Optionen

    Neben der fortschreitenden Entwicklung in der Fertigung der einzelnen Chips ist TSMC in den vergangenen Jahren mindestens ebenso ambitioniert und erfolgreich, wenn es um das Packaging geht. Auf dem Technology Symposium 2025 präsentierte man einen Fahrplan für die kommenden Jahre. Beim Packaging steht TSMC auf zwei Grundpfeilern, die sich wiederum in weiteren Technologieblöcke aufteilen. Zum Advanced Packaging gehören CoWoS (Chip on Wafer on... [mehr]

  • AMD und NVIDIA: EPYC-CPUs und Blackwell-GPUs aus TSMCs Arizona-Fab

    Bereits in einer Fragerunde nach der Keynote auf der GTC 2025 sagte NVIDIAs CEO Jensen Huang, dass man damit begonnen habe, gemeinsam mit TSMC in deren Fab im US-Bundesstaat Arizona erste Blackwell-GPUs zu fertigen. In einem Blog-Beitrag bestätigt dies NVIDIA nun offiziell und nennt nicht nur TSMC als Fertiger für die Blackwell-GPUs, sondern spricht auch davon, dass die Systemhersteller Foxconn in Houston und Wistron in Dallas... [mehr]

  • AMD EPYC Venice: AMD und TSMC zeigen in N2 gefertigten CCD mit Zen-6-Kernen

    Aktuell bereist AMD-CEO Lisa Su Taiwan, um unter anderem TSMC, einen der zentralen Fertigungspartner, zu treffen. Im Rahmen eines gemeinsamen Events wurde bestätigt, dass die CCDs der kommenden EPYC-Generation "Venice" (Zen 6) im 2-nm-Prozess (N2) mit GAA-Nanosheet-Transistoren gefertigt werden. Laut AMD und TSMC zählen die Zen-6-basierten CCDs zu den ersten HPC-Dies, die im N2-Node in die Serienproduktion überführt werden. Die N2-Fertigung... [mehr]

  • Intel ist weiterhin eine Option: Blackwell Ultra wird bereits in Arizona gefertigt

    Für NVIDIA spielt China eine große Rolle: Einerseits, weil ein Teil der Fertigung der Systeme dort stattfindet und andererseits natürlich auch als Markt für die eigenen Produkte. Die zahlreiche Implikationen durch Handelsbeschränkungen, Strafzölle und Umgehung dieser soll an dieser Stelle aber keine Rolle spielen. Stattdessen wurde NVIDIA CEO Jensen Huang in einer Frage-und-Antwort-Runde auf der GTC gefragt, wie NVIDIA seine Investitionen... [mehr]

  • Ende der Subventionen: Trump will US Chips Act begraben

    Donald Trump ist bekanntermaßen kein Freund des US Chips Act. Nun hat der US-Präsident das Förderprogramm für die Halbleiterbranche aktiv ins Visier genommen und fordert dessen Abschaffung. Das Subventionspaket, das unter der Biden-Regierung verabschiedet wurde, soll die inländische Chipfertigung stärken und damit die Abhängigkeit von Importen reduzieren.  Trump kritisierte das Programm in einer Rede vor dem US-Kongress scharf und... [mehr]

  • Weitere 100 Milliarden US-Dollar: TSMC verdoppelt die Anzahl seiner US-Chipfabriken

    Drei große Chipfabriken hat TSMC in den USA bereits in Planung, von denen die erste im ersten Halbjahr 2025 in die Massenproduktion gehen soll. Phase 2 befindet sich aktuell im Bau und soll ab 2028 die ersten Chips ausspucken und die Planung für eine Phase 3 gab es bereits. Nun verkünden die US-Regierung und TSMC, dass der Bau dreier weiterer Chipfabriken geplant sei. Damit steigt das geplante Investitionsvolumen von 65 auf nun 165 Milliarden... [mehr]

  • Zusammenarbeit mit TSMC: Marvell demonstriert ersten in 2 nm gefertigten Chip

    Marvell verkündet heute, dass man in Zusammenarbeit mit TSMC den ersten funktionsfähigen, in 2 nm gefertigten Chip hergestellt hat. Im Frühjahr 2024 verkündeten beide Unternehmen an einem entsprechenden Projekt zu arbeiten. Der von Marvell entwickelte Chip soll dabei in der KI- und Cloud-Infrastruktur zum Einsatz kommen – der IP-Domäne von Marvell. Zudem soll er Bestandteil eines Beschleuniger-Plattform (XPU) sein. Marvell entwickelt unter... [mehr]

  • Broadcom 3.5D XDSiP: TSMCs CoWoS als Basis für Broadcom’s 3.5D-Plattform

    Erst Ende November präsentierte TSMC auf dem Open Innovation Platform eine Weiterentwicklung des Packaging mittels Chip-on-Wafer-on-Substrate (CoWoS). Nun verkündet Broadcom eine Weiterentwicklung seines Packaging mittels 3.5D eXtreme Dimension System in Package (3.5D XDSiP). 3.5D XDSiP verwendet dabei CoWoS von TSMC. Das, was TSMC präsentierte, soll ab 2027 ein CoWoS-Packaging mit Chiplets, gefertigt in A16, zusammen mit... [mehr]

  • Huawei HiSilicon Ascend 910(B): Wechsel auf chinesische Fertigung zeigt deutliche Unterschiede

    Aufgrund der Export-Bestimmungen darf TSMC keinerlei Chips mit einer gewissen Rechenleistung mehr nach China liefern. Davon betroffen ist unter anderem Huawei für den KI-Beschleuniger HiSilicon Ascend 910. In der Folge tauchte der Ascend 910B auf, der sich in einigen Details von der originalen Variante unterscheidet und offenbar nicht mehr von TSMC gefertigt wird. Der Ascend 910 besteht aus einem "Virtuvian AI" getauften Compute-Die,... [mehr]

  • Interposer mit 12x HBM4: TSMC CoWoS soll ab 2027 riesige Packages ermöglichen

    Auf dem Open Innovation Platform (OIP) Forum sprach TSMC über seine zukünftigen Pläne hinsichtlich des Packaging, genauer dem Chip-on-Wafer-on-Substrate (CoWoS) und definierte dabei die bisherigen Ziele zur Größe des verwendeten Interposer etwas genauer. Aktuell wird das CoWoS-Packaging im Bereich des dreifachen, des sogenannten Reticle-Limits limitiert, also der maximalen Größe, in der ein monolithischer Chips gefertigt werden kann. In... [mehr]

  • Silicon Shield: TSMC darf nur auf Taiwan Chips in 2 nm fertigen

    Es ist eine offenkundige Strategie seitens der Politik in Taiwan: TSMC ist inzwischen so wichtig für die Weltwirtschaft und den gesamten Chipmarkt, dass es die USA wohl kaum zulassen könnten, dass China sich den Auftragsfertiger einverleibt. Silicon Shield nennt sich diese Strategie. Nicht nur im Volumen an Chips, auch bei den fortschrittlichsten Fertigungstechnologien und dem Packaging ist das, was die Fabriken bei TSMC verlässt, das... [mehr]

  • ESMC: Spatenstich für die erste TSMC-Fabrik in Europa

    Heute erfolgte der Spatenstich für ein weiteres, ambitioniertes Halbleiter-Projekt in Deutschland. Das Joint Ventures ESMC (European Semiconductor Manufacturing Company), an dem der taiwanesische Halbleiterriese TSMC mit 70 % die Mehrheit hält sowie zu jeweils 10 % Bosch, Infineon und NXP Semiconductors beteiligt sind, baut bei Dresden sein erstes Halbleiterwerk. Heute erfolgte der Spatenstich, bei dem unter anderem TSMCs CEO C.C. Wei... [mehr]

  • Spatenstich bei TSMC: Am 20. August starten in Dresden die Bauarbeiten

    Laut einem Bericht des japanischen Wirtschaftsdiensts Nikkei Asia soll am 20. August 2024 der Bau des ersten europäischen Standorts von TSMC beginnen. Zum zeremoniellen Spatenstich reist Konzernchef Wei an und wird gemeinsam mit den deutschen Partnern an der Veranstaltung teilnehmen. Neben einer eigenen Delegation des Unternehmens wurden auch Ausrüstungs- und Materiallieferanten, Kunden und Regierungsvertreter eingeladen, um das Engagement des... [mehr]

  • Chip-Boom vor dem Aus?: Trumps Aussagen lassen Tech-Aktien abstürzen

    Noch sind die US-Präsidentschaftswahlen Monate entfernt – und doch zeichnet sich zuletzt ein deutlicher Favorit für das Rennen um das Weiße Haus ab: Donald Trump. Bereits im Vorfeld sorgt der ehemalige Präsident der Vereinigten Staaten mit seinem erratischen Politikstil für Turbulenzen an den Börsen. Nach Trumps Aussagen, dass Taiwan für die amerikanische Unterstützung und Verteidigung bezahlen solle, stürzten weltweit Aktien von... [mehr]

  • Granite Ridge und Strix Point: AMD macht Angaben zur Chipgröße

    Im Nachgang der Berichterstattung zum Zen-5-Tech-Day bzw. unserem ausführlichen Artikel dazu hatten wir noch einige Fragen an AMD, die nun beantwortet wurden. Uns interessierte hier vor allem das Thema der Fertigung. Sowohl für die Ryzen-AI-300- wie auch Ryzen-9000-Prozessoren (bzw. die der CCDs mit den Zen-5-Kernen) setzt AMD auf eine Fertigung in 4 nm bei TSMC (N4P und N4X). Doch welchen Einfluss hat der Wechsel auf die neuen... [mehr]

  • Arrow Lake und Bartlett Lake: Kern-Konfigurationen und Fertigung bei TSMC

    So langsam, aber sicher verdichten sich die Gerüchte rund um die kommende Core-Generation für den Desktop, während die aktuelle und vorherige Generation eher mit Problemen zu kämpfen hat und Intel sicherlich sehnsüchtig den Nachfolger herbeisehnt. Aber bis in den Herbst wird es noch dauern, bis Arrow Lake-S offiziell das Licht der Welt erblicken und als Core-Ultra-200-Serie auf den Markt kommen wird. So ist bisher noch unklar, welche... [mehr]

  • Immer größere Interposer: TSMC soll an rechteckigen Substrat-Trägern arbeiten

    Fertigung der Chips, der HBM, der Interposer und das Packaging – all dies sind aktuell mögliche Bremsklötze in der Fertigung der KI-Beschleuniger. Während am Ausbau der Kapazitäten für die Chips, den HBM und das Packaging gearbeitet wird, scheint die Verfügbarkeit an ausreichenden Interposer-Stückzahlen nun zum Problem zu werden. Die Herstellung der Interposer klingt auf den ersten Blick trivial, da sie recht einfach strukturiert sind. Die... [mehr]

  • Core Ultra V200: Lunar Lake geht bei TSMC in die Massenproduktion

    Auf der Computex stellte Intel die Lunar-Lake-Prozessoren in aller Ausführlichkeit vor. Im Rahmen der detaillierten Vorstellung sind wir auch auf die Fertigung und das Package eingegangen, denn erstmals lässt Intel alle aktiven Chips bei TSMC fertigen. Der Compute-Tile mit den P- und E-Kernen sowie der GPU, NPU, dem Side Cache und vielem mehr wird in N3B gefertigt. Der Platform-Controller-Tile kommt ebenfalls von TSMC und wird... [mehr]

Back to top