News
Hardware Software Consumer Electronic Allgemein
Tests
Hardware Software Consumer Electronic Sonstige
Kaufberatung
Ram Rangliste CPU Rangliste SSD Rangliste Mainboard AMD Rangliste Mainboard Intel Rangliste Gehäuse Rangliste Kühler Rangliste Grafikkarten Rangliste
Community
Videos
Internes
Impressum Team Jobangebote Werbung
TSMC

  • Wirbel bei TSMC: Geschäftsgeheimnisse abgeflossen und Fake News zu Milliardeninvestitionen

    In den vergangenen Tagen gab es bei TSMC aus gleich zweierlei Richtungen großen Wirbel und auch einen handfesten Skandal rund um gestohlene Geschäftsgeheimnisse. Aufgrund der Brisanz und Wichtigkeit von TSMC als Unternehmen in Taiwan sind die örtlichen Online- und Fernsehmedien voll mit Meldungen zur Weitergabe von internen Informationen. Im Homeoffice tätig, sollen mehrere Verdächtige auf interne Dokumente zur Fertigung in 2 nm... [mehr]

  • Quartalszahlen: TSMC liefert dank N3 und N5 Rekordergebnis ab

    TSMC hat die Zahlen für das zweite Quartal 2025 veröffentlicht und vermeldet darin ein weiteres Rekordergebnis – vor allem dank der noch immer starken Nachfrage nach High-End-Chips und den gestiegenen Preisen. TSMC machte in den vergangenen drei Monaten einen Umsatz von 30 Milliarden US-Dollar und konnte dabei einen Gewinn von 12,8 Milliarden US-Dollar erzielen. Der Gewinn steigt im Vorjahresvergleich um satte 60 %. Den größten Anteil und... [mehr]

  • Chipfertigung: Intel 18A bei 70 % Ausbeute, Zen 6 in N2-Derivaten

    Aus verschiedenen Quellen gibt es Wasserstandsmeldungen rund um den Zustand der Fertigung für zukünftige Chips von AMD und Intel. Während diese mit vermeintlichen Daten zu Panther Lake aber ein Produkt beschreiben, welches schon in wenigen Monaten auf den Markt kommen wird, schauen die Meldungen zur Fertigung der Zen-6-Chiplets noch etwas weiter in die Zukunft. Die für gewöhnlich gut informierte Quelle Kepler_L2, bei X und im Anandtech-Forum... [mehr]

  • In TSMC N2: Nova Lake soll Tape Out geschafft haben

    Wie SemiAccurate berichtet, soll ein zukünftiges Produkt, bzw. ein dazugehöriger Chip bei Intel vor wenigen Wochen den wichtigen Meilenstein des Tape Out geschafft haben. Der Tape Out bezeichnet den finalen Schritt im Chipdesign, bei dem das vollständige Layout eines Chips zur Fertigung freigegeben wird. Es ist der Moment, in dem das Design an die Halbleiterfertigung übergeben wird, um Fotomasken für die Chipproduktion zu erstellen. Der... [mehr]

  • TSMC Arizona: Advanced Packaging ab 2028 auch in den USA

    Bisher hat TSMC die Maßgabe herausgegeben, dass moderne Chips zwar auch außerhalb Taiwan in den eigenen Fabs gefertigt werden dürfen, die modernsten Prozesse aber gibt es nur aus dem Heimatland. Taiwan nutzt TSMC so als Silicon Shield und will sicherstellen, dass die Werke auf der Insel so extrem wichtig sind, dass eine eventuelle Besetzung Taiwans durch China den Weltmarkt von den modernsten Chips abschneiden würde. Aktuell fertigt TSMC in... [mehr]

  • GaN-Wafer für Leistungselektronik: Infineon fährt hoch, TSMC fährt runter

    Im vergangenen Jahr verkündete Infineon den Aufbau einer ersten Pilotlinie für die Herstellung von Leistungshalbleitern auf Basis von Galliumnitrid (GaN). Mit einer Fertigung mit Wafern in 300 mm will Infineon damit einerseits die technischen Vorteile dieser Leistungshalbleiter und andererseits auch die wirtschaftlichen Vorteile der großen Wafer mitnehmen. Die Leistungshalbleiter kommen in vielerlei Elektronik zum Einsatz – Von E-Autos,... [mehr]

  • Chipfertigung: Samsung will TSMC bei 2 nm überholen

    In den vergangenen Jahren ist das Foundry-Geschäft bei Samsung nicht gerade durch eine leistungsstarke und planmäßige Ausführung aufgefallen. Immer wieder war von Problemen bei der Ausbeute die Rede, neue Technologien wurde auf spätere Fertigungsschritte verschoben und Umbenennungen sollten vorgenommen werden. Noch immer aber ist Samsung hinter Platzhirsch TSMC der zweitgrößte Auftragsfertiger und allesamt haben die Chiphersteller mit der... [mehr]

  • CoPoS-Packaging: TSMC ist auf der Suche nach Interposer-Alternativen

    Ein, zwei, vier Compute-Chiplets, dazu bis zu 12 HBM4-Chips und weitere I/O-Chiplets sind die Anforderungen an die Packaging-Technologien in den kommenden Jahren. Ende April legte TSMC auf dem Technology Symposium 2025 offen, wie man sich auf Seiten des Auftragsfertigers die Lösungen für die Zukunft beim Packaging vorstellt. CoWoS (Chip on Wafer on Substrate), InFO (Integrated Fan-Out) und TSMC-SoW (System on Wafer) sind dabei die drei... [mehr]

  • Absage an Intel Foundry: NVIDIA nutzt weiter nur TSMC für das Packaging

    Seit einigen Monaten wird Intel nicht müde durch seine Foundry-Sparte für ein (Advanced)-Packaging externer Kunden bei Intel Foundry zu werben. Man habe die Technologien, man habe die Kapazitäten und geopolitisch sei es sicherlich auch für viele Kunden interessant. Auf der Computex 2025 wurde NVIDIA CEO Jensen Huang in einer 90-minütigen Fragerunde darauf angesprochen, wie wichtig das Advanced Packaging für die Weiterentwicklung der KI-Hardware... [mehr]

  • Gerüchte zu Zen-7-Architektur: AMD soll mit A14-Fertigung und neuen Kern-Varianten planen

    Gerade erst hat AMD seine Zen-5-Familie mit den EPYC-4005-Prozessoren abgeschlossen, da kommt der für seine Leaks bekannte, aber nicht immer ganz treffsichere YouTuber Moore's Law Is Dead um die Ecke und lässt die ersten Informationshappen zur Zen-7-Architektur fallen. Dabei ist noch nicht viel über die Zen-6-Architektur bekannt, die für 2026 die Basis für AMDs Ryzen- und EPYC-Prozessoren bilden soll. Demnach will AMD mit dem Zen-7-Design eine... [mehr]

  • Anstatt TSMC: AMD soll I/O-Dies bei Samsung fertigen wollen

    Laut eines Berichts von The Bell in Korea soll die Foundry-Abteilung von Samsung aktuell mit AMD in einer erweiterten Zusammenarbeit hinsichtlich der Fertigung neuer Chips sein. Konkret soll Samsung Test-Chips für AMD gefertigt haben, welche als I/O-Dies auf den zukünftigen EPYC-Prozessoren zum Einsatz kommen. Als Fertigungsgröße soll ein 4-nm-Prozess angedacht sein. Aktuell lässt AMD sowohl die I/O-Dies (IOD) wie auch die Chips mit den... [mehr]

  • TSMC-Fertigung: Unternehmen darf modernste Technik nicht im Ausland verwenden

    Die taiwanische Regierung hat ihr Gesetz zur industriellen Innovation überarbeitet und damit formell festgelegt, dass Unternehmen wie TSMC ihre modernste Chipfertigung ausschließlich in Taiwan betreiben dürfen. Die Neuregelung verpflichtet taiwanische Firmen künftig dazu, größere Auslandsinvestitionen vom Wirtschaftsministerium genehmigen zu lassen. Im Zentrum der Reform steht insbesondere Artikel 22, der es den Behörden ermöglicht,... [mehr]

  • Technology Symposium 2025: TSMC ist bezüglich N2-Fertigung extrem zuversichtlich

    Bereits in der vergangenen Woche veranstaltete TSMC in den USA eines seiner Technology Symposium, die üblicherweise im Wochenrythmus dann auch in Europa und Asien abgehalten werden. Bereits aus den USA aber bekommen wir die Neuheiten, die dann inhaltsgleich zu den anderen Terminen verkündet werden. In der Fertigung ein Fokus lag dabei auf N2 als nächster großer Schritt in der Fertigung. Zwar hat TSMC auch schon die Nachfolger A16 und A14... [mehr]

  • Technology Symposium 2025: TSMC zu CoWoS, SoIC, SoW als Packaging-Optionen

    Neben der fortschreitenden Entwicklung in der Fertigung der einzelnen Chips ist TSMC in den vergangenen Jahren mindestens ebenso ambitioniert und erfolgreich, wenn es um das Packaging geht. Auf dem Technology Symposium 2025 präsentierte man einen Fahrplan für die kommenden Jahre. Beim Packaging steht TSMC auf zwei Grundpfeilern, die sich wiederum in weiteren Technologieblöcke aufteilen. Zum Advanced Packaging gehören CoWoS (Chip on Wafer on... [mehr]

  • AMD und NVIDIA: EPYC-CPUs und Blackwell-GPUs aus TSMCs Arizona-Fab

    Bereits in einer Fragerunde nach der Keynote auf der GTC 2025 sagte NVIDIAs CEO Jensen Huang, dass man damit begonnen habe, gemeinsam mit TSMC in deren Fab im US-Bundesstaat Arizona erste Blackwell-GPUs zu fertigen. In einem Blog-Beitrag bestätigt dies NVIDIA nun offiziell und nennt nicht nur TSMC als Fertiger für die Blackwell-GPUs, sondern spricht auch davon, dass die Systemhersteller Foxconn in Houston und Wistron in Dallas... [mehr]

  • AMD EPYC Venice: AMD und TSMC zeigen in N2 gefertigten CCD mit Zen-6-Kernen

    Aktuell bereist AMD-CEO Lisa Su Taiwan, um unter anderem TSMC, einen der zentralen Fertigungspartner, zu treffen. Im Rahmen eines gemeinsamen Events wurde bestätigt, dass die CCDs der kommenden EPYC-Generation "Venice" (Zen 6) im 2-nm-Prozess (N2) mit GAA-Nanosheet-Transistoren gefertigt werden. Laut AMD und TSMC zählen die Zen-6-basierten CCDs zu den ersten HPC-Dies, die im N2-Node in die Serienproduktion überführt werden. Die N2-Fertigung... [mehr]

  • Intel ist weiterhin eine Option: Blackwell Ultra wird bereits in Arizona gefertigt

    Für NVIDIA spielt China eine große Rolle: Einerseits, weil ein Teil der Fertigung der Systeme dort stattfindet und andererseits natürlich auch als Markt für die eigenen Produkte. Die zahlreiche Implikationen durch Handelsbeschränkungen, Strafzölle und Umgehung dieser soll an dieser Stelle aber keine Rolle spielen. Stattdessen wurde NVIDIA CEO Jensen Huang in einer Frage-und-Antwort-Runde auf der GTC gefragt, wie NVIDIA seine Investitionen... [mehr]

  • Ende der Subventionen: Trump will US Chips Act begraben

    Donald Trump ist bekanntermaßen kein Freund des US Chips Act. Nun hat der US-Präsident das Förderprogramm für die Halbleiterbranche aktiv ins Visier genommen und fordert dessen Abschaffung. Das Subventionspaket, das unter der Biden-Regierung verabschiedet wurde, soll die inländische Chipfertigung stärken und damit die Abhängigkeit von Importen reduzieren.  Trump kritisierte das Programm in einer Rede vor dem US-Kongress scharf und... [mehr]

  • Weitere 100 Milliarden US-Dollar: TSMC verdoppelt die Anzahl seiner US-Chipfabriken

    Drei große Chipfabriken hat TSMC in den USA bereits in Planung, von denen die erste im ersten Halbjahr 2025 in die Massenproduktion gehen soll. Phase 2 befindet sich aktuell im Bau und soll ab 2028 die ersten Chips ausspucken und die Planung für eine Phase 3 gab es bereits. Nun verkünden die US-Regierung und TSMC, dass der Bau dreier weiterer Chipfabriken geplant sei. Damit steigt das geplante Investitionsvolumen von 65 auf nun 165 Milliarden... [mehr]

  • Zusammenarbeit mit TSMC: Marvell demonstriert ersten in 2 nm gefertigten Chip

    Marvell verkündet heute, dass man in Zusammenarbeit mit TSMC den ersten funktionsfähigen, in 2 nm gefertigten Chip hergestellt hat. Im Frühjahr 2024 verkündeten beide Unternehmen an einem entsprechenden Projekt zu arbeiten. Der von Marvell entwickelte Chip soll dabei in der KI- und Cloud-Infrastruktur zum Einsatz kommen – der IP-Domäne von Marvell. Zudem soll er Bestandteil eines Beschleuniger-Plattform (XPU) sein. Marvell entwickelt unter... [mehr]

  • Broadcom 3.5D XDSiP: TSMCs CoWoS als Basis für Broadcom’s 3.5D-Plattform

    Erst Ende November präsentierte TSMC auf dem Open Innovation Platform eine Weiterentwicklung des Packaging mittels Chip-on-Wafer-on-Substrate (CoWoS). Nun verkündet Broadcom eine Weiterentwicklung seines Packaging mittels 3.5D eXtreme Dimension System in Package (3.5D XDSiP). 3.5D XDSiP verwendet dabei CoWoS von TSMC. Das, was TSMC präsentierte, soll ab 2027 ein CoWoS-Packaging mit Chiplets, gefertigt in A16, zusammen mit... [mehr]

  • Huawei HiSilicon Ascend 910(B): Wechsel auf chinesische Fertigung zeigt deutliche Unterschiede

    Aufgrund der Export-Bestimmungen darf TSMC keinerlei Chips mit einer gewissen Rechenleistung mehr nach China liefern. Davon betroffen ist unter anderem Huawei für den KI-Beschleuniger HiSilicon Ascend 910. In der Folge tauchte der Ascend 910B auf, der sich in einigen Details von der originalen Variante unterscheidet und offenbar nicht mehr von TSMC gefertigt wird. Der Ascend 910 besteht aus einem "Virtuvian AI" getauften Compute-Die,... [mehr]

  • Interposer mit 12x HBM4: TSMC CoWoS soll ab 2027 riesige Packages ermöglichen

    Auf dem Open Innovation Platform (OIP) Forum sprach TSMC über seine zukünftigen Pläne hinsichtlich des Packaging, genauer dem Chip-on-Wafer-on-Substrate (CoWoS) und definierte dabei die bisherigen Ziele zur Größe des verwendeten Interposer etwas genauer. Aktuell wird das CoWoS-Packaging im Bereich des dreifachen, des sogenannten Reticle-Limits limitiert, also der maximalen Größe, in der ein monolithischer Chips gefertigt werden kann. In... [mehr]

  • Silicon Shield: TSMC darf nur auf Taiwan Chips in 2 nm fertigen

    Es ist eine offenkundige Strategie seitens der Politik in Taiwan: TSMC ist inzwischen so wichtig für die Weltwirtschaft und den gesamten Chipmarkt, dass es die USA wohl kaum zulassen könnten, dass China sich den Auftragsfertiger einverleibt. Silicon Shield nennt sich diese Strategie. Nicht nur im Volumen an Chips, auch bei den fortschrittlichsten Fertigungstechnologien und dem Packaging ist das, was die Fabriken bei TSMC verlässt, das... [mehr]

  • ESMC: Spatenstich für die erste TSMC-Fabrik in Europa

    Heute erfolgte der Spatenstich für ein weiteres, ambitioniertes Halbleiter-Projekt in Deutschland. Das Joint Ventures ESMC (European Semiconductor Manufacturing Company), an dem der taiwanesische Halbleiterriese TSMC mit 70 % die Mehrheit hält sowie zu jeweils 10 % Bosch, Infineon und NXP Semiconductors beteiligt sind, baut bei Dresden sein erstes Halbleiterwerk. Heute erfolgte der Spatenstich, bei dem unter anderem TSMCs CEO C.C. Wei... [mehr]

  • Spatenstich bei TSMC: Am 20. August starten in Dresden die Bauarbeiten

    Laut einem Bericht des japanischen Wirtschaftsdiensts Nikkei Asia soll am 20. August 2024 der Bau des ersten europäischen Standorts von TSMC beginnen. Zum zeremoniellen Spatenstich reist Konzernchef Wei an und wird gemeinsam mit den deutschen Partnern an der Veranstaltung teilnehmen. Neben einer eigenen Delegation des Unternehmens wurden auch Ausrüstungs- und Materiallieferanten, Kunden und Regierungsvertreter eingeladen, um das Engagement des... [mehr]

  • Chip-Boom vor dem Aus?: Trumps Aussagen lassen Tech-Aktien abstürzen

    Noch sind die US-Präsidentschaftswahlen Monate entfernt – und doch zeichnet sich zuletzt ein deutlicher Favorit für das Rennen um das Weiße Haus ab: Donald Trump. Bereits im Vorfeld sorgt der ehemalige Präsident der Vereinigten Staaten mit seinem erratischen Politikstil für Turbulenzen an den Börsen. Nach Trumps Aussagen, dass Taiwan für die amerikanische Unterstützung und Verteidigung bezahlen solle, stürzten weltweit Aktien von... [mehr]

  • Granite Ridge und Strix Point: AMD macht Angaben zur Chipgröße

    Im Nachgang der Berichterstattung zum Zen-5-Tech-Day bzw. unserem ausführlichen Artikel dazu hatten wir noch einige Fragen an AMD, die nun beantwortet wurden. Uns interessierte hier vor allem das Thema der Fertigung. Sowohl für die Ryzen-AI-300- wie auch Ryzen-9000-Prozessoren (bzw. die der CCDs mit den Zen-5-Kernen) setzt AMD auf eine Fertigung in 4 nm bei TSMC (N4P und N4X). Doch welchen Einfluss hat der Wechsel auf die neuen... [mehr]

  • Arrow Lake und Bartlett Lake: Kern-Konfigurationen und Fertigung bei TSMC

    So langsam, aber sicher verdichten sich die Gerüchte rund um die kommende Core-Generation für den Desktop, während die aktuelle und vorherige Generation eher mit Problemen zu kämpfen hat und Intel sicherlich sehnsüchtig den Nachfolger herbeisehnt. Aber bis in den Herbst wird es noch dauern, bis Arrow Lake-S offiziell das Licht der Welt erblicken und als Core-Ultra-200-Serie auf den Markt kommen wird. So ist bisher noch unklar, welche... [mehr]

  • Immer größere Interposer: TSMC soll an rechteckigen Substrat-Trägern arbeiten

    Fertigung der Chips, der HBM, der Interposer und das Packaging – all dies sind aktuell mögliche Bremsklötze in der Fertigung der KI-Beschleuniger. Während am Ausbau der Kapazitäten für die Chips, den HBM und das Packaging gearbeitet wird, scheint die Verfügbarkeit an ausreichenden Interposer-Stückzahlen nun zum Problem zu werden. Die Herstellung der Interposer klingt auf den ersten Blick trivial, da sie recht einfach strukturiert sind. Die... [mehr]

  • Core Ultra V200: Lunar Lake geht bei TSMC in die Massenproduktion

    Auf der Computex stellte Intel die Lunar-Lake-Prozessoren in aller Ausführlichkeit vor. Im Rahmen der detaillierten Vorstellung sind wir auch auf die Fertigung und das Package eingegangen, denn erstmals lässt Intel alle aktiven Chips bei TSMC fertigen. Der Compute-Tile mit den P- und E-Kernen sowie der GPU, NPU, dem Side Cache und vielem mehr wird in N3B gefertigt. Der Platform-Controller-Tile kommt ebenfalls von TSMC und wird... [mehr]

  • Panther Lake: Intel setzt fast ausschließlich auf eigene Fertigung

    Heute hat Intel die ersten Prozessoren mit neuer Micro-Architektur für die CPU-Kerne, neuer GPU und neuer NPU vorgestellt, die eine neue Ära einläuten sollen. Fortgesetzt werden soll die Serie im kommenden Jahr von Panther Lake. Aber klar ist auch, für Lunar Lake ist Intel noch weit von TSMC abhängig, als dies ohnehin schon mit Meteor Lake der Fall ist. Aber es gibt einen Silberstreif am Horizont: Panther Lake. Laut Intel CEO Pat Gelsinger... [mehr]

  • Fertigung in TSMCs N3B: Apples M4 debütiert im iPad Pro

    Zusammen mit einer runderneuerten iPad-Produktpalette hat Apple den M4-Chip vorgestellt. Ungewöhnlicherweise debutiert dieser nun in einem iPad, bevor er in einen Mac wandert. Diese verwenden weiterhin den M3 in seinen verschiedenen Varianten, so mancher Mac aber auch noch die M2-Generation. Gefertigt wird der M4 bei TSMC. Apple verweist auf die zweite Generation der Fertigung in 3 nm. Verschiedenen Quellen zufolge verwendet Apple den... [mehr]

  • CoW-SoW: TSMC will komplette Systeme auf Wafern mit HBM fertigen

    Bereits in der vergangenen Woche sind wir auf die zukünftigen Entwicklungen bei TSMC in der Fertigung eingegangen. So wird der weltweit größte Auftragsfertiger die rückseitige Versorgung bei den Chips erst mit der Fertigung in A16 in Produktion bringen und der 2-nm-Prozess soll durch NanoFlex effizienter werden. Doch es gibt auch Neuigkeiten aus anderen Bereichen. In den letzten zwei Jahren spielte vor allem das Packaging eine zunehmend... [mehr]

  • TSMC 2024 Technology Symposium: N2-Familie enthält NanoFlex für mehr Zellflexibilität

    Neben der Vorstellung der ersten Umsetzung eines Back Side Power Delivery Network (BSPDN) in der A16-Fertigung verkündet TSMC laut Anandtech auf dem 2024 Technology Symposium deutliche Verbesserungen für die geplanten N2-Fertigungsschritte, die mittels NanoFlex-Technologie deutlich effizienter werden sollen. Alle bisher geplanten N2-Fertigungsschritte (N2, N2P, N2X) werden NanoFlex unterstützen. Dabei handelt es sich um eine Technologie,... [mehr]

  • Planänderung: TSMC verschiebt BSPDN auf die A16-Fertigung

    Auf seinem 2024 Technology Symposium hat TSMC ein Update zu seinen Fertigungsplänen gegeben. Anandtech berichtet über die Neuerungen von einem der ersten Stops des Symposiums in Santa Clara. Trotz aktueller Vormachtstellung in der Wafer-Belichtung sowie dem Packaging (vor allem im Hinblick auf das Auftragsvolumen) gibt man sich wie immer recht zurückhaltend was neue Fertigungsgrößen und Technologien betrifft. Erstmals von TSMC offiziell... [mehr]

  • HBM4: SK hynix und TSMC vereinbaren Zusammenarbeit

    Der Speicherhersteller SK hynix und TSMC haben eine engere Zusammenarbeit in der Entwicklung von HBM4 sowie für zukünftige Packaging-Technologien verkündet. SK hynix plant die Entwicklung von HBM4, der dann sechsten Generation der HBM-Familie, ab 2026 in Serie zu produzieren. Dem südkoreanischen Hersteller geht es vor allem darum, in der Zusammenarbeit zwischen Produktdesign, der Fertigung und dem eigenen Interesse... [mehr]

  • 6,6 Milliarden Subventionen: TSMC plant jetzt mit drei Fabs für 65 Milliarden US-Dollar

    Es wird ein dreistufiger Ausbau werden, von denen die erste Ende diesen oder Anfang kommenden Jahres fertiggestellt wird. Nun gibt das NIST als für den US Chips Act zuständiges Institut innerhalb des Wirtschaftsministerium bekannt, dass TSMC die erste Phase mit 6,6 Milliarden US-Dollar an Mitteln aus öffentlicher Hand gefördert wird. Bisherigen Meldungen zufolge sollten es nur fünf Milliarden US-Dollar werden – die Ankündigung zu zwei... [mehr]

  • Erdbeben trifft Taiwan: TSMC soll Produktion teilweise eingestellt haben und prüft Schäden

    Ein Erdbeben der Stärke von 7,2 hat die Ostküste von Taiwan erschüttert. Das Epizentrum lag ein paar Kilometer vor der Küste des Landes. Taiwans Wetterbehörde registrierte die Stärke von 7,2, die Erdbebenwarte in den USA (USGS) gab sogar 7,4 auf der Skala aus. In der zum Epizentrum nächstgelegenen Stadt Hualien soll es einige Schäden an Gebäuden gegeben haben, auch in der Hauptstadt Taipeh war das Beben noch stark zu spüren. Es soll einige... [mehr]

  • Fab in Arizona: TSMC soll noch 2024 mit der Massenproduktion starten

    Derzeit baut TSMC im US-Bundesstaat Arizona eine Chipfertigung, die mit einem Umfang von 40 Milliarden US-Dollar mit zu den größten Anlagen gehört. Unter anderem zeigte Apple bereits großes Interesse daran, seine Chips von dort zu beziehen. Ursprünglich war geplant, dass die Massenproduktion der ersten Chips im ersten Halbjahr 2025 starten sollte. Doch in den letzten Monaten gab es vermehrt Meldungen zu Verzögerungen, die unter anderem mit... [mehr]

  • Verteilung des US Chips Acts: Intel bekommt am meisten, Samsung mehr als TSMC

    Die Bescheide des US Chips Acts gehen aktuell raus und offenbaren, welche Unternehmen das meiste Fördergeld einheimsen. Wie Bloomberg berichtet und bereits im Vorfeld bekannt war, wird Intel 10 Milliarden US-Dollar bekommen. Mit der Mega-Fab in Ohio hat man auch die größten und ambitioniertesten Pläne. Sollte die finale Ausbaustufe für Ohio in Angriff genommen, stünden hier sechs Module (Fab 27.1 bis Fab 27.6). Gebaut werden zunächst zwei... [mehr]

  • NVIDIA, Synopsys, TSMC: cuLitho beschleunigt Maskenentwicklung in der Halbleiterfertigung

    Bereits im vergangenen Jahr präsentierte NVIDIA mit cuLitho eine Compute-Lithographie-Plattform, welche die bisher in diesem Bereich verwendeten CPU-Cluster durch GPUs ersetzen soll. Was im vergangenen Jahr noch eher nach einer Absichtserklärung klang, wird mit der entsprechenden Integration der Technologie in Synopsys Proteus, einer Synthese-Software für Belichtungsmasken, in den kommenden Chip-Generation Realität. Bereits in der... [mehr]

  • Intel und TSMC: Abhängigkeit "etwas stärker als gewünscht"

    Im Rahmen einer Telefonkonferenz mit Analysten äußerte sich Intels Chief Financial Officer (CFO) David Zinsner über die Partnerschaft und Abhängigkeiten zu TSMC. Das entsprechende Transkript ist bei Seeking Alpha verfügbar und offenbart einerseits das bereits Bekannte: Intel ist und wird weiterhin ein Kunde von TSMC sein. Andererseits beurteilt Intel seine Abhängigkeit gegenüber TSMC so, dass man hier mehr fertigen lässt, als man sich dies... [mehr]

  • Netzwerk-Hardware in 2 nm: Marvell und TSMC setzen Zusammenarbeit fort

    Marvell ist einerseits direkter Hersteller von Chips für Netzwerk-, Automotive und Storage-Anwendungen, man ist aber auch Anbieter von IP (Intellectual Property) für solche Chips. Entsprechend arbeitet man direkt und indirekt mit Auftragsfertigern wie TSMC zusammen und verkündet nun, dass man gemeinsam mit dem Taiwanisches Chiphersteller eine Technologie-Plattform entwickeln wird, die auf eine Fertigung in 2 nm ausgelegt ist. Bisher nutzt... [mehr]

  • Arrow Lake-S: Intel verzichtet auf LP-E-Kerne und DDR4-Unterstützung

    Neue Details zu Arrow Lake bestätigen einerseits bisherige Gerüchte, bieten aber auch neue Informationen zu den Unterschieden zwischen den Prozessoren für die Desktop-Plattform (Arrow Lake-S) und Notebooks. Sie stammen einmal mehr vom bisher treffsicheren chinesischen Bilibili-Nutzer Golden Pig Upgrade. Anders als bisher angenommen wird Arrow Lake-S wohl nicht als 15. Core-Generation auf den Markt kommen. Mit der Ankündigung... [mehr]

  • Gute Auftragslage: NVIDIA nun zweitgrößter Kunde von TSMC

    NVIDIA ist im vergangenen Jahr zum zweitgrößten Kunden von TSMC aufgestiegen – dies geht aus einer Analyse von Dan Nystedt hervor. Die hohe Nachfrage nach Fertigungs- und Packaging-Kapazitäten verdankt NVIDIA dem noch immer anhaltendem KI-Boom und TSMC wird die Aufträge sicherlich dankend entgegennehmen. Für gewöhnlich zeigt sich der Taiwanesische Auftragsfertiger recht zugeknöpft, wenn es am die eigenen Kundschaft geht. Im Rahmen der... [mehr]

  • Foundry-News: Intels Ohio-Fab noch immer Ende 2025 fertig, TSMC weitet JV in Japan aus

    In den vergangenen Tagen gab es einige Meldungen rund um die geplanten Fabriken der großen Halbleiterhersteller. Im Rahmen der Bekanntgabe der Quartalszahlen äußerte sich Intel zur aktuellen Entwicklung der Mega-Fab in Ohio, die analog zur Fab in Magdeburg große Fertigungskapazitäten zur Verfügung stellen soll und auf die mordernsten Fertigungsverfahren geht. Für Ende 2025 ist die Fertigstellung der Ohio-Fab geplant und dabei soll es auch... [mehr]

  • Advanced Packaging: NVIDIA soll kleines Volumen an Intel vergeben

    Laut eines Berichts von UDN in China wird NVIDIA ein Teilvolumen seines Packagings bei Intel durchführen lassen. Aktuell ist NVIDIA für seine KI-Beschleuniger sowohl in der Fertigung der Chips als auch für das Packaging von TSMC abhängig und muss sich hier die zur Verfügung stehende Kapazität mit anderen Kunden teilen. Das CoWoS-Packaging stellt den Flaschenhals in der Fertigung der KI-Beschleuniger dar und begrenzt die zur Verfügung stehenden... [mehr]

  • TSMC: Apple wird wohl zum Hauptabnehmer für 2nm-Chips werden

    Noch sind es grob zwei Jahre, bis die 2-nm-Technologie des taiwanischen Chipherstellers TSMC offiziell in die Massenproduktion überführt wird. Aber bereits jetzt scheint sicher zu sein, dass der Hauptabnehmer der neuen Halbleiter auch dieses mal Apple sein dürfte. Es hat gewissermaßen Tradition, dass der Smartphone-Pionier der erste Hersteller ist, der mit den Produkten des neusten Fertigungsprozesses aus dem Hause TSMC ausgestattet wird. Wohl... [mehr]

  • TSMC: Vorbereitungen für die 1-nm-Produktion laufen an

    Der Halbleitergigant TSMC hat damit begonnen, sich auf die 1-nm-Produktion vorzubereiten. Gleichzeitig beginnt das Unternehmen mit der Planung einer neuen hochmodernen Produktionsstätte in Taiwan. Als erster Hersteller für Halbleiter in der Welt, will sich die taiwanesische Chip-Schmiede an die in der Branche magische 1-nm-Grenze heran wagen. Dabei kommen auf den Konzern laut Branchenexperten schätzungsweise Gesamtentwicklungskosten von... [mehr]

Back to top