Anstatt TSMC

AMD soll I/O-Dies bei Samsung fertigen wollen

Laut eines Berichts von The Bell in Korea soll die Foundry-Abteilung von Samsung aktuell mit AMD in einer erweiterten Zusammenarbeit hinsichtlich der Fertigung neuer Chips sein. Konkret soll Samsung Test-Chips für AMD gefertigt haben, welche als I/O-Dies auf den zukünftigen EPYC-Prozessoren zum Einsatz kommen. Als Fertigungsgröße soll ein 4-nm-Prozess angedacht sein.

Aktuell lässt AMD sowohl die I/O-Dies (IOD) wie auch die Chips mit den Zen-Kernen darauf (CCDs) bei TSMC fertigen. Die CCDs kommen dabei aus der N4- und N3-Fertigung – abhängig davon, ob es sich um CCDs mit Zen-5- oder Zen-5c-Kernen handelt. Der IOD hingegen wird in N6 gefertigt. Details dazu sind in unserem Artikel zur EPYC-9005-Serie alias Turin zu finden.

AMD hat in der Vergangenheit bereits zahlreiche Chips bei Samsung fertigen lassen. Auch die aktuellen FPGAs der Spartan-Serie lässt man bei Samsung fertigen. Der Wechsel des Auftraggebers von TSMC zu Samsung soll auch mit unzureichenden Kapazitäten begründet sein. Dass sich AMD dabei gerade für den 4-nm-Prozess bei Samsung entschieden hat, dürfte damit zu begründen sein, dass dieser im Hinblick auf Leistung und Ausbeute besser dasteht als die neueren Prozessvarianten aus Südkorea. Unter anderem fertigt Samsung den Base-Die für den HBM4 in dieser Fertigungsgröße.

Das Projekt soll jedoch noch nicht zu einem Abschluss gekommen sein. Aktuell noch befindet man sich in der Entwicklungsphase hin zu einer finalen Fertigung. Ein Vertrag für eine Massenproduktion ist noch nicht abgeschlossen.

Die Fertigung der IODs bei Samsung soll, im Falle das AMD und Samsung eine Einigung finden, im zweiten Quartal starten. Die sechste Generation der EPYC-Prozessoren soll im kommenden Jahr auf den Markt kommen.

Update:

Offenbar hat sich AMD nun final dazu entschieden für die IODs doch nicht auf Samsungs SF4X-Prozess zu setzen. Damit wird es dabei bleiben, dass TSMC die CCDs und IODs für AMD fertigen wird. Zur Fertigung der CCDs haben AMD und TSMC schon angekündigt, dass diese für die kommenden EPYC-Generation "Venice" (Zen 6) den 2-nm-Prozess N2 mit GAA-Nanosheet-Transistoren verwenden werden.