> > > > Cascade Lake-AP mit 5903 Kontakten und als MCP-Design

Cascade Lake-AP mit 5903 Kontakten und als MCP-Design

Veröffentlicht am: von

intelBereits heute sitzen High-End-Desktop- und Server-Prozessoren in gigantischen Sockeln bzw. werden über mehrere tausend Kontaktpunkte mit dem Mainboard verbunden. Immer mehr Speicherkanäle, mehr PCI-Express-Lanes (oder andere Interconnects) sowie zunehmende Herausforderungen bei der Strom- und Spannungsversorgung sorgen dafür, dass die Sockel immer größer aufgeblasen werden. AMDs TR4 für die EPYC- und Ryzen-Threadripper-Prozessoren bringt es auf 4.094 Kontaktpunkte, Intel bringt es mit dem LGA3647 auf eben 3.647 Pins im Sockel und zukünftige Serverprozessoren sollen auf dem LGA4189 basieren.

In Zukunft wird der Sockel bzw. die Anbindung noch wichtiger werden. Bereits heute bietet Intel Xeon-Prozessoren mit integrierten FPGAs, für die Cascade-Lake-SP-Generation gibt es identische Pläne. Diese Integration verlangt natürlich auch nach einer entsprechenden Verdrahtung über den Sockel. Hier werden 4.189 Kontaktpunkte in Zukunft nicht mehr ausreichen und so beschreibt Intel in seinem BGA5903-CLX-AP Gen5 VRTT Interposer Datasheet eben die Anbindung der Cascade-Lake-AP-Prozessoren (Xeon Advanced Prozessor) über einen BGA-Interposer mit 5.903 Kontaktpunkten. Unklar ist, ob es auch einen LGA5903 geben wird.

Cascade Lake-SP wird eine Art Refresh von Skylake-SP sein. Dementsprechend werden kleine Optimierungen an der Architektur erwartet, mehr als 28 Kerne wird Cascade Lake-SP aber nicht bieten können. Im nächsten Jahr will AMD seine EPYC-Prozessoren der zweiten Generation aus der 7-nm-Fertigung auf den Markt bringen. Diese werden in 7 nm gefertigt und sollen aktuellen Gerüchten zufolge 48 bis 64 Kerne bieten. Intel hätte den aktuellen Plänen zufolge nur Cascade Lake-SP mit 28 Kernen entgegenzusetzen.

Um hier einen Gegenspieler zu haben, soll Cascade Lake-AP nicht nur FPGAs per Multi Chip Package (MCP) integrieren können, sondern auch aus mehreren CPU-Dies bestehen können. Die technische Ausführung der Anbindung und Fertigung erfolgt per EMIB (Embedded Multi-die Interconnect Bridge). Während zwölf Kerne des CCX-Cluster für "Zeppelin" auf Basis von Zen 2 bei AMD als wahrscheinlich gelten, ist die Anzahl der Kerne bei Intel noch unklar. Zwei HCC (High Core Count) zu jeweils 18 wie aktuell bei Skylake-X gelten aber als durchaus wahrscheinlich.

Intels eigene Dokumente bestätigen einen Cascade Lake-AP und zudem den BGA5903. Alles andere ist noch viel Spekulation, da nicht bekannt ist, was sich dahinter verbirgt. Dennoch ist es Interessant die Zusammenhänge aus der Konkurrenzsituation und einer möglichen Entwicklung bei Intel in Einklang zu bringen.