HBM- und DRAM-Fertigung

Samsungs P5 bekommt mehr Reinräume in der Höhe

Als Reaktion auf die massive Nachfrage nach DRAM, vorwiegend für LPDDR und HBM, haben alle Speicherhersteller einen massiven Ausbau ihrer Fertigungskapazitäten angekündigt. Dabei vorn mit dabei sind natürlich die beiden südkoreanischen Größen SK Hynix und Samsung, die gleich mehrere hunderte Milliarden US-Dollar investieren wollen – zumindest im Heimatland.

Neben neuen Clustern mit gleich mehreren Fabs plant Samsung auch den Ausbau seines Pyeongtaek-Komplexes. Die Fabs P1 bis P3 stehen bereits und sind voll ausgerüstet. P4 besteht aus mehreren Phasen und soll in der finalen Phase 4 bis April 2027 fertiggestellt werden.

P5 soll noch größer werden und die zur Verfügung stehenden Kapazitäten massiv erhöhen. Welche Ausnahme ein solcher Bau annimmt, lässt sich in Bildern kaum wiedergeben. Unsere Besuche in der Fab 52 in Arizona und Fab 28 in Israel bei Intel ermöglichten uns zumindest, die Dimensionen einmal persönlich zu erfassen. Die für die Halbleiterfertigung notwendigen Reinräume sind nur das Kernelement einer jeden Fab. Darunter und darüber gibt es gleich mehrere Stockwerke, um die Fertigungsmaschinen im Reinraum mit sauberer Luft und den notwendigen Chemikalien zu versorgen.

Meist wird in die Breite gebaut. Sprich: Es gibt nur wenige Halbleiterwerke, in denen sich Reinräume übereinander befinden. Dies hat auch mit den Traglasten zu tun, die für die schweren Maschinen notwendig sind. Aber auch die komplexe Versorgung der Reinräume ist in dieser Hinsicht eine Herausforderung.

Samsung und SK Hynix haben einige ihrer Werke aber schon derart ausgelegt, dass Reinräume übereinander untergebracht werden können. Die Gebäudehöhe wächst damit natürlich auch, der Platz und die notwendige Infrastruktur werden aber auch extrem effizient genutzt. Die modernsten Anlagen wie Fab P3 & P4 bestehen intern aus vier Modulen, verteilt auf zwei Etagen. Pro Etage sind demnach zwei Reinräume vorhanden.

Wie ZDNet Korea (via ComputerBase) berichtet, soll P5 über Reinräume in drei Etagen verfügen. Die Grundfläche der Gebäude ist mit P4 identisch, anstatt 2 × 2 Reinräumen bringt Samsung hier aber 3 × 2 Reinräume unter. Dabei sind die Dimensionen dieser Gebäude auf die Fläche bezogen schon beachtlich. Wir reden von einer Länge von 640 m und einer Breite von 200 m. Statt "nur" vier Reinräumen auf zwei Etagen wie in P3 und P4 will Samsung nun P5 aufstocken und auf drei Etagen sechs Reinräume installieren.

Laut des Berichts aus Korea hat Samsung einige Änderungen am Zeitplan vorgenommen. So soll der Einbau der Reinräume in P5 um ein halbes Jahr vorgezogen werden. Letztlich ändert sich aber nichts daran, dass der erste Speicher hier ab 2028 gefertigt werden kann. Zudem soll sich der Ausbau der Module an der Nachfrage orientieren.

Aktuell kann Samsung jeden DRAM-Chip auch in einem entsprechenden Produkt, sei es Arbeitsspeicher (DDR und LPDDR) oder HBM, unterbringen. Der KI-Markt saugt sämtliche Kapazitäten gierig auf und lässt die Speicherpreise explodieren. Für Samsung ist dies ein lohnendes Geschäft, wie die letzten Quartalszahlen zeigen.