Werbung
Der durch den japanischen Staat und in gemeinsamen Anstrengungen mit IBM ins Leben gerufene Auftragsfertiger Rapidus will ab 2027 die ersten in 2 nm gefertigten Chips liefern. Auf der Hot-Chips-Konferenz präsentierte sich das Unternehmen vor allem im Hinblick auf die Turnaround Time (TAT), also der Zeit, die der Wafer benötigt, um in der Fab fertiggestellt zu werden. Mit 50 Tagen will sich Rapidus hier von der Konkurrenz absetzen können.
Ob Rapidus ein Erfolg werden kann oder nicht, ist längst noch nicht abzusehen. Dazu gibt es viel zu viele Unwägbarkeiten – selbst etablierte Halbleiterhersteller mussten dies in jüngster Vergangenheit immer wieder feststellen. Bisher verläuft aber offenbar alles nach Plan. Im September 2023 startete man mit dem Bau der IIM-2 genannten Fabrik, im Dezember 2024 wurden die ersten Belichtungsanlagen in den noch ungenutzten Reinraum eingebracht. Ab dem Frühjahr erfolgten dann die ersten Belichtungen von Test-Wafern.
Worauf es aber ankommen wird, sind die technischen Merkmale der Fertigung in 2 nm und ob sich diese auf Augenhöhe mit Samsung und vor allem auch TSMC befinden. X-Nutzer Kurnal, bekannt für seine Chipshots, will nun eine erste Kenngröße des 2HP getauften Fertigungsprozess in Erfahrung gebracht haben.
| Transistordichte (3-nm-Familie) | Transistordichte (2-nm-Familie) | |
| Intel | 140,35 MTr/mm² (Intel 3) | 184,21 MTr/mm² (Intel 18A) |
| Rapidus | - | 237,31 MTr/mm² (2HP) |
| Samsung | 182,75 MTr/mm² (3GAP) | 231 MTr/mm² (SF2) |
| TSMC | 214,7 MTr/mm² (N3E/P) | 236,17 MTr/mm² (N2) |
Mit 237,31 Millionen Transistoren /mm² soll Rapidus beim 2HP-Prozess sogar vor TSMC liegen. TSMC hingegen kann gegenüber N3E kaum eine verbesserte Transistordichte vorweisen, was aber auch daran liegen dürfte, dass N3E als Nachfolger von N3B, dem problembehafteten ersten N3-Prozess, bereits stark optimiert wurde und einen neuen Ansatz verfolgt.
Zudem ist nicht genau bekannt, auf welche Metrik sich die Angaben zur Transistordichte beziehen. Dies gilt für fast alle Hersteller und Fertigungsprozesse, die hier genannt werden. Eine einzelne Angabe zur Transistordichte reicht nicht aus, um einen Fertigungsprozess vollends bewerten zu können. Daher kommt es auch immer wieder zu unterschiedlichen Angaben. So analysierte TechInsight die Veröffentlichung von TSMC und N2 des IEDM 2024 mit 313 MTr/mm² anstatt der nun genannten 326 MTr/mm². Intels 18A wird in der gleichen Analyse mit 238 MTr/mm² genannt – ebenfalls mehr als die hier genannten 184 MTr/mm². Damit sollte deutlich werden, wie schwer es ist solche Zahlen genau einzuordnen.
Man darf gespannt sein, ob Samsung weit hinter TSMC in den kommenden Jahren eine Konkurrenz fürchten müssen oder nicht. Intel mit Intel A18-P und Rapidus mit 2HP dürften hier um den dritten Platz hinter den etablierten Halbleiterherstellern für die sogenannten Edge Nodes konkurrieren.
