seppelchen
Foto-Master of 03/11
heute will ich mal testen wie stabil die 2200Mhz sind, danach gehts ans CO... ach ja, Nitro muss ich ja auch noch gucken.
[Sammelthread] Ryzen DDR5 RAM OC Thread
- Ersteller Reous
- Erstellt am
heute will ich mal testen wie stabil die 2200Mhz sind, danach gehts ans CO... ach ja, Nitro muss ich ja auch noch gucken.
Nein ein Tipp.
Zuletzt bearbeitet:
webmi
Legende
- Mitglied seit
- 27.02.2013
- Beiträge
- 19.838
Zusammenhang ist mir nicht ganz klar, kannst das erklären? Warum tRDWR 15 bei WRPRE 3?
tRDWR = WRPRE + 12 ?
Aber warum?
webmi
Legende
- Mitglied seit
- 27.02.2013
- Beiträge
- 19.838
tRDWR 12 kein Boot
tRDWR 13 Error/Crash
tRDWR 14 läuft
Performance bringt das Absenken von vormals 16 auf 14 auf jeden Fall etwas, so konnte ich damit das erste Mal Reads > 70K mit Interleaving = CPU erreichen
Die JEDEC Formel ist ja eine andere als dein Tipp @RedF - Die würde mir aber eine tRDWR von mindestens 10 setzen, was ohnehin nicht läuft, ergo low as possible is fine und bringt was, wenn auch nur wieder mal sehr wenig
tRDWR 13 Error/Crash
tRDWR 14 läuft
Performance bringt das Absenken von vormals 16 auf 14 auf jeden Fall etwas, so konnte ich damit das erste Mal Reads > 70K mit Interleaving = CPU erreichen
Die JEDEC Formel ist ja eine andere als dein Tipp @RedF - Die würde mir aber eine tRDWR von mindestens 10 setzen, was ohnehin nicht läuft, ergo low as possible is fine und bringt was, wenn auch nur wieder mal sehr wenig
Führt die Verwendung von eCLK nicht zu Fehlern bei AIDA64-Messwerten? Ich glaube, das wurde bereits besprochen.
Wieviel Spannung vdd musstest du hierfür anlegen?
Sind die beiden 1en bei trfc2 und trfcsb eigentlich auslesefehler oder wie kommt man da so tief?
Zuletzt bearbeitet:
@RedF Ich würde das auch gern wissen.😉
Bei mir ist tWRPRE = 2, insofern teste ich gleich einmal tRDWR = 14.
EDIT: Ein Cycle TM5 läuft gut durch, mehr muss ich später machen.
Zuletzt bearbeitet:
tRDWR = tCL - tCWL + BC8 + ODTEnDly (1) + WRPRE + SafetyDly (1)
bzw. tCL- (tCL-2) +8 +1 + WRPRE +1
Beitrag automatisch zusammengeführt:
Wen man zu niedrig damit ist, merkt man es oft schon, dass sich das System "hakelig" anfühlt.
Beitrag automatisch zusammengeführt:
Das habe ich momentan als "Richtlinie"
| tRP | tCL+4 | |||
| tRAS | tRP+tRTP | |||
| tRC | tRAS+tRP | |||
| tFAW | tRRDS*4 | |||
| tWTRL | tWTRS*4 | |||
| tRFC (ns) | tRFC/(MT/s/2)*1000 | |||
| tRFC2 | tRFC*1,84375 | |||
| tRFCsb | tRFC*2,26923 | |||
| tCWL | tCL-2 | |||
| tRTP | 12 | |||
| tRDWR | tCL - tCWL + BC(8) + ODTEnDly (1) + WRPRE + SafetyDly (1) |
Beitrag automatisch zusammengeführt:
Zu bevorzugen sollen ganze zahlen als tRFC in ns sein.
Hat das schonmal jemand gegen getestet?
Also bei 6200MT/s
| tRFC | ns |
279 | 90 |
310 | 100 |
341 | 110 |
372 | 120 |
403 | 130 |
434 | 140 |
465 | 150 |
496 | 160 |
527 | 170 |
558 | 180 |
589 | 190 |
620 | 200 |
651 | 210 |
682 | 220 |
Ob das dem MC besser schmeckt? Er sonst rundet? Keine ahnung...
Zuletzt bearbeitet:
Ich würde sagen, 496 = 160ns läuft schlechter als meine 488. Muss ich einmal testen.
465 = 150ns sind 99%ig nicht möglich.
tRP = tCL+4 geht bei mir auch nicht, meine ich. Teste ich noch einmal.
465 = 150ns sind 99%ig nicht möglich.
tRP = tCL+4 geht bei mir auch nicht, meine ich. Teste ich noch einmal.
Wenn es das runden ist,
486 | 156,77 |
487 | 157,10 |
488 | 157,42 |
489 | 157,74 |
490 | 158,06 |
491 | 158,39 |
492 | 158,71 |
493 | 159,03 |
494 | 159,35 |
Beitrag automatisch zusammengeführt:
Vielleicht ist das Safety Delay +1 nicht immer nötig?
Beitrag automatisch zusammengeführt:
WRPRE wird bei meinem Board falsch von ZT ausgelesen.
Beitrag automatisch zusammengeführt:
Scheint an meinem Board zu liegen(war noch zur 1.36.1650) :
Oder doch nicht das Board:
Zuletzt bearbeitet:
..mal ne Frage, hat jemand auch mit Zentimings Probleme? Und zwar sucht Zentimings in letzter Zeit oft nach der Agesa Version , obwohl es schon mehrfach unter dem laufenden Bios, mit admin rechten, gestartet wurde. Manchmal kann es auch die Powertable nicht finden.....
Das folgende Setting hier habe ich zuletzt bzgl TRC; RCDWR und TWTRL und TWR angezogen. Das läuft zumindest mal 45minuten TM5 DDR5 Ryzen 3D @anta durch. Daran kanns ja wohl nicht liegen.
Ich habe das letzte Windows 11 Update da im Verdacht ((KB5065789) (26100.6725)) - wurde am 2.10.25 installiert. Leider habe ich just um die Zeit auch die Timings geändert.
Kennt jemand dieses Zentimings Verhalten? Auch mit der 48er debug Version tut es dies....
Edit: TM5 nach 45 minuten selbstabbruch -keine Fehler.
Das folgende Setting hier habe ich zuletzt bzgl TRC; RCDWR und TWTRL und TWR angezogen. Das läuft zumindest mal 45minuten TM5 DDR5 Ryzen 3D @anta durch. Daran kanns ja wohl nicht liegen.
Ich habe das letzte Windows 11 Update da im Verdacht ((KB5065789) (26100.6725)) - wurde am 2.10.25 installiert. Leider habe ich just um die Zeit auch die Timings geändert.
Kennt jemand dieses Zentimings Verhalten? Auch mit der 48er debug Version tut es dies....
Edit: TM5 nach 45 minuten selbstabbruch -keine Fehler.
Gibt es einen Grund für die das A30 Bios vom März?
bekomme ich im Schnitt unter AIDA64 immer noch die besten Latenzen 62,x ns habe ich noch nie mit meiner config bei einem anderen Bios gesehen und ich habe sehr oft die Messung wiederholt. Allerding auch nie extra im abgesicherten Modus gestartet. Zudem soll Bios A51 oder besser die Agesa "G" ja buggy bzgl FSB sein, auch wenn es mich mit meinem 101,5 Mhz nicht wirklich tangiert, diese laufen auch mit Bios A51..
webmi
Legende
- Mitglied seit
- 27.02.2013
- Beiträge
- 19.838
VDD = 1.75v (nach wie vor)
Die Werte auf 1 werden nicht genutzt mit Zen5 auf DDR5 mit SR
Danke, das wusste ich nicht! Ist das mit 1.75 dein Daily? Wie gekühlt?
seppelchen
Foto-Master of 03/11
Die Latenz ändert sich mit eingeschaltetem Memory Context Restore und Power Down gar nicht mehr. Seit wann entfällt die "Nachteil" denn?
...okay man muss nur oft genug doppeltklicken , marginaler Unterschied (wenn man dann auch noch die Edit 30000 HZ nicht 30MHZ FSB Taktunterschied hernimmt
)aber leider ist es nun fast gar nicht mehr möglich mit Zentimings die Agesa auszulesen...... Warum ??
Zuletzt bearbeitet:
Löschen Sie die Dateien iv.bin und key.bin aus dem ZT-Verzeichnis und führen Sie es erneut aus
Zuletzt bearbeitet:
Induktor
Enthusiast
Bei mir liest er die aus. Hab auch das Update drin.
Wie hast du es geschafft, dass er VDDG ausliest? Hab auch ein MSI, nur ein Carbon Wifi.
Liegt wohl an der Version 1856
...das denke ich auch , was spezielles habe ich jedenfalls nicht gemacht...
xST4R
Enthusiast
- Mitglied seit
- 22.10.2017
- Beiträge
- 4.527
liegt das vielleicht an der version ? oder am board ? weil bei mir liest er weiterhin ganz normal die agesa aus
die 48er die 53 debug liefen ja auch vor dem 2. oktober anstandslos (bis auf die Auslesefehler VSOC ; VDDIO usw. - dies war aber von Anfang an)liegt das vielleicht an der version ? oder am board ? weil bei mir liest er weiterhin ganz normal die agesa aus
xST4R
Enthusiast
- Mitglied seit
- 22.10.2017
- Beiträge
- 4.527
ich seh es gerade , mit der 1858er geht es bei mir auch :
add:
version 1858 ist die neuste (release war gestern)
quelle: https://drive.google.com/drive/folders/108Ux5tv2fMz9OC9SeHR22DmJvfwiNg1Q
die neue anordnung verwirrt mich etwas :
Zuletzt bearbeitet:
Danke, aber ich kann mich im Moment nur wundern............... screen ist aber ohne Neustart..... aber mit Löschen der Dateien iv.bin und key.bin.ich seh es gerade , mit der 1858er geht es bei mir auch :
add:
version 1858 ist die neuste (release war gestern)
quelle: https://drive.google.com/drive/folders/108Ux5tv2fMz9OC9SeHR22DmJvfwiNg1Q
die neue anordnung verwirrt mich etwas :
