[Sammelthread] Ryzen DDR5 RAM OC Thread

Das billige B850M X R2.0 mach das ganz ordentlich.
1783482412744.png
 
Wenn Du diese Anzeige nicht sehen willst, registriere Dich und/oder logge Dich ein.
Bei 8800MT/s wurde es etwas seltsam, wenn ich die PPT begrenzt habe lief es durch VT3 AVX2. Vermutlich Temperaturbedingt, wirklich heiß wird er aber nicht.
Der frittiert da aber auch mit 150Watt ^^, das LM unter dem IHS hat es aber echt gebracht.
1783490123019.png

Beitrag automatisch zusammengeführt:

Vergleich vom B850M-X-Wifi-R.2 zum B650M HDV/M.2 ist aber heftig. Beim HDV war es echt ein Krampf >8000MT/s stabil zu bekommen.
Mit dem B850M fängt der Kampf erst ab >8600MT/s an. Der Rest vom System ist gleich.

Fies von Asrock ist das sie beim B850M das PBO Menü versteckt haben, musste CO, PPT usw per SCEWin setzten.
Das ist kein Problem und auch komfortabel, aber nichts was jedem geläufig ist.
 
Zuletzt bearbeitet:
HWU hat wieder mal bisschen getestet:


An sich interessantes Video, aber wie so oft holt man beim X3D (im Gaming) kaum noch was raus.
 
CXMT feedback von Safedisk.
 
Hat jemand eine Empfehlung für DDR5 SO-DIMM auf DIMM Adapter?
 
ich habe bei mir regelmäßig dieses ca. 30-tägige speicher-(re)training (reboot) durchzuführen. ist es möglich diesen nervigen automatismus abzustellen? das system ist soweit stabil, nur dieses (re)training benötigt jedesmal einige anläufe. 🤔 dieses spiel gefühlt jeden monat durchführen zu müssen ist doch blöd.

jemand 'nen tipp oder link?
 
Zuletzt bearbeitet:
Hab ich mir grad aus echten Daten herausgelesen
1785014458242.png
 
Wahrscheinlich habe ich es verpasst, aber wie lässt sich TccdL, _WR und _WR2 auslesen? Zumindest mit ZenTimings 1.39 finde ich die Werte nicht. Im Bios hab ich sie auf Auto, wüsste aktuell auch nicht was einstellen.
 
Wahrscheinlich habe ich es verpasst, aber wie lässt sich TccdL, _WR und _WR2 auslesen? Zumindest mit ZenTimings 1.39 finde ich die Werte nicht. Im Bios hab ich sie auf Auto, wüsste aktuell auch nicht was einstellen.
Nein, lässt sich nicht auslesen bisher.
Das Einzige, das Hinweis darauf gibt, ist:
1785158547778.png


Immer nach dem Schema:
tCCD_L_WR2 = tCCD_L x 2
tCCD_L_WR = tCCD_L x 4
 
Zuletzt bearbeitet:
Einerseits interessant, abe rich halt von so Forks nichts. Weil was macht der Ivan jetzt? Haben wir jetzt zwei Versionen...?
 
Moin Liebe Gemeinde.
Bin seit kurzem auf Am5 umgestiegen.Cpu ist ansatzweise optimiert. Nun gehts an den Ram.
Ist ein Patriot 6000er C30,32 GB Kit. Hynix H Die......
Zu DDR4 Zeiten waren die Hynix ,nicht so der Bringer :)
Geht da noch was ? Bzw wo kann ich ansetzen ?
 

Anhänge

  • ZenTimings_Screenshot_29755291.6911543.png
    ZenTimings_Screenshot_29755291.6911543.png
    44,7 KB · Aufrufe: 53
Moin Liebe Gemeinde.
Bin seit kurzem auf Am5 umgestiegen.Cpu ist ansatzweise optimiert. Nun gehts an den Ram.
Ist ein Patriot 6000er C30,32 GB Kit. Hynix H Die......
Zu DDR4 Zeiten waren die Hynix ,nicht so der Bringer :)
Geht da noch was ? Bzw wo kann ich ansetzen ?
Hynix H16H DR
1785318669376.png
 
25179.jpg


Frage: sollte tRAS zwingend >= tRCDRD sein?
 
Sieht gut aus:
1785595789283.png


Habe die Komischen H24H noch nicht ganz ausgelotet, tRRDL scheint aber schon an der Untergrenze zu sein.

1785595993746.png
 
Da versucht wieder einer mich zu triggern :-)
 
Hardwareluxx setzt keine externen Werbe- und Tracking-Cookies ein. Auf unserer Webseite finden Sie nur noch Cookies nach berechtigtem Interesse (Art. 6 Abs. 1 Satz 1 lit. f DSGVO) oder eigene funktionelle Cookies. Durch die Nutzung unserer Webseite erklären Sie sich damit einverstanden, dass wir diese Cookies setzen. Mehr Informationen und Möglichkeiten zur Einstellung unserer Cookies finden Sie in unserer Datenschutzerklärung.


Zurück
Oben Unten refresh