Ardadamarda
Enthusiast
Habe das hier beim stöbern gefunden und werde das mal ausprobieren, ist aus dem Intel DDR5 OC Thread.
[Sammelthread] Ryzen DDR5 RAM OC Thread
- Ersteller Reous
- Erstellt am
Habe das hier beim stöbern gefunden und werde das mal ausprobieren, ist aus dem Intel DDR5 OC Thread.
...der latency killer funktioniert auf dem MSI etwas besser, hier mit LK auf enabled, ohne wär´s ~69 auf dem MSI. Das Taichi lag so um die 67.
Das MSI verzeiht einem bei Weitem weniger als das Taichi. Man muss um einiges mehr den CMOS reset bemühen bei manuellen Einstellungen. Dafür sind die MSI Presets besser. Sowohl für PBO als auch für die unterschiedlichen Ram Settings. Vielleicht mag sich das mit den neueren Biose verbessert haben, das werde ich später mal auf dem 2. Bios Chip ausprobieren.
Das MSI verzeiht einem bei Weitem weniger als das Taichi. Man muss um einiges mehr den CMOS reset bemühen bei manuellen Einstellungen. Dafür sind die MSI Presets besser. Sowohl für PBO als auch für die unterschiedlichen Ram Settings. Vielleicht mag sich das mit den neueren Biose verbessert haben, das werde ich später mal auf dem 2. Bios Chip ausprobieren.
ThunderXX80
Semiprofi
- Mitglied seit
- 10.05.2025
- Beiträge
- 31
@Neon Knights : wieso nicht twr auf 48? Das hat bei mir noch bei jedem Kit geklappt. Sogar mit Micron Chips.
Mich bestätigt immer mehr mein Gedanke, dass ich ein richtig mieses 48GB Kit erhalten habe, wenn ich eure Settings sehe. Mein 48GB Kit geht unmöglich niedriger als 200ns trfc.
Und auch sonst sind meine stabilen Setttings deutlich schlechter, als das was ich hier sehe. (aber twr48 geht bei mir immer
)
Mich bestätigt immer mehr mein Gedanke, dass ich ein richtig mieses 48GB Kit erhalten habe, wenn ich eure Settings sehe. Mein 48GB Kit geht unmöglich niedriger als 200ns trfc.
Und auch sonst sind meine stabilen Setttings deutlich schlechter, als das was ich hier sehe. (aber twr48 geht bei mir immer
)
...weil 54 ein Erfahrungswert vom Taichi war. 48 lief dort auch eher unzuverlässig. Vor ein paar Tagen hatte ich da noch 60 - das war von einem der MSI Presets. Die 54 muss ich aber dahingehend auch noch validieren.@Neon Knights : wieso nicht twr auf 48? Das hat bei mir noch bei jedem Kit geklappt. Sogar mit Micron Chips.
Mich bestätigt immer mehr mein Gedanke, dass ich ein richtig mieses 48GB Kit erhalten habe, wenn ich eure Settings sehe. Mein 48GB Kit geht unmöglich niedriger als 200ns trfc.
Und auch sonst sind meine stabilen Setttings deutlich schlechter, als das was ich hier sehe. (aber twr48 geht bei mir immer
übrigens was ich auch unschön finde. Packe ich auf dem MSI proc odt PU / PD manuell auf 48 Ohm(siehe Taichi) an, booted das Ferkel nicht mehr- also wieder CMOS Reset. Was ich noch ausprobieren will ist PU 48 ohm und PD auf Auto lassen- mal sehen. Der mag es absolut nicht wenn man da manuell rumfummelt. Was das MSI auch nicht anbietet ist eine Nitro Einstellung (kann´s nicht finden) , zumindest nicht mit diesem älteren Bios.
Zuletzt bearbeitet:
ThunderXX80
Semiprofi
- Mitglied seit
- 10.05.2025
- Beiträge
- 31
Ich hab mit automatisch gesetzten Widerständen die besten Ergebnisse gemacht. Gefühlt reagiert da jedes Board anders. Wahrscheinlich weil die Leiterbahnen anders laufen.
Aber es ist echt erstaunlich wie unterschiedlich die Erfahrungen auch sonst sind, weil twr48 bei mir noch bei jedem Kit 100% stabil war. Egal ob DDR5-8100 oder. 6000 und komplett egal welche Chips auf den Modulen waren.
Aber es ist echt erstaunlich wie unterschiedlich die Erfahrungen auch sonst sind, weil twr48 bei mir noch bei jedem Kit 100% stabil war. Egal ob DDR5-8100 oder. 6000 und komplett egal welche Chips auf den Modulen waren.
Ja, bei mir bisher auch mit den Widerständen, aber ich bin bei weitem noch nciht durch mit allen Möglichkeiten.
Mal eine andere Frage in die Runde:
Wie sind eure Erfahrungen bzw. gibt es schon welche, die länger eine hohe Spannung >1,6V betreiben und wie sich die DIMMs dabei verhalten nach mehreren Wochen in diesem Betrieb? Gibt es ggf. Ausfallerscheinungen oder ANzeichen einer schnelleren Alterung der Speicher?
ich hab ab dem 19 März 1.62 am laufen mit Luftkühler auf die DIMMs und 0 Probleme , aber ich spiele auch nur oder lasse RAM Tests laufen. und sollten die Kaputt gehen so RAM kostet nicht die Welt also die 150 Euro sind mir egalJa, bei mir bisher auch mit den Widerständen, aber ich bin bei weitem noch nciht durch mit allen Möglichkeiten.
Mal eine andere Frage in die Runde:
Wie sind eure Erfahrungen bzw. gibt es schon welche, die länger eine hohe Spannung >1,6V betreiben und wie sich die DIMMs dabei verhalten nach mehreren Wochen in diesem Betrieb? Gibt es ggf. Ausfallerscheinungen oder ANzeichen einer schnelleren Alterung der Speicher?
Bei der Spannung machen sie wahrscheinlich schon nach 15 Jahren die Grätsche und nicht nach 25.
Yeah, Killer is working great on MSI, I doubt better PBO & RAM settings presets are improved with newer Bios, just rolled back 1.2.0.3a PatchA, same Profile failed testing 1.2.0.3f runs, no matter what, be aware, don't
8055 BCLK100.7 PBO Auto Boost +25 CO--perCore
Agesa 1.2.0.3f same Profile Boost+25 +100 both failed
Agesa 1.2.0.3aPatchA reflashed back to stability origin
![MSI_Overclocking_[2025-06-23-19-49-04].png](https://www.hardwareluxx.de/community/data/attachments/990/990825-98eefd9f33c9d0b1ae1ae377d407b103.jpg "MSI_Overclocking_[2025-06-23-19-49-04].png")
Zuletzt bearbeitet:
fclk auf 2500 mit sehr moderater vsoc mit einem 8400f.
habe ich bisher nicht so oft gesehen, nur deshalb mal gezeigt.
hci memtest stabil. das setting ist nicht tm5 getestet.
bei den tm5 90 min testversuchen hatte ich dreimal erfolg, jedoch mit anderen 6200er settings. alle weiteren versuche endeten mit einem späten error alle nach >50 min und bei >50°C. ich interpretiere das als temp-grenze bei ansonsten stabilen settings. wie auch immer, ich lass das vorerst so laufen...
edit:
...für aida cache+mem musste ich die vsoc von 1.160v wieder auf 1.190v erhöhen. alles darunter wurde mit einer errormeldung quittiert.
1 x 10 min 47°C pass
1 x 20 min 44.2°C pass
(mit unterschiedlicher lüfterconfig)
occt cpu+ram nach 05:33 error bei 51.5°C
occt memory 10 min pass bei 50.2°C
bleibt also bei vsoc 1.190v, auch gut.
als nächstes werde ich versuchen die temperatur weiter abzusenken...
habe ich bisher nicht so oft gesehen, nur deshalb mal gezeigt.
hci memtest stabil. das setting ist nicht tm5 getestet.
bei den tm5 90 min testversuchen hatte ich dreimal erfolg, jedoch mit anderen 6200er settings. alle weiteren versuche endeten mit einem späten error alle nach >50 min und bei >50°C. ich interpretiere das als temp-grenze bei ansonsten stabilen settings. wie auch immer, ich lass das vorerst so laufen...
edit:
...für aida cache+mem musste ich die vsoc von 1.160v wieder auf 1.190v erhöhen. alles darunter wurde mit einer errormeldung quittiert.
1 x 10 min 47°C pass
1 x 20 min 44.2°C pass
(mit unterschiedlicher lüfterconfig)
occt cpu+ram nach 05:33 error bei 51.5°C
occt memory 10 min pass bei 50.2°C
bleibt also bei vsoc 1.190v, auch gut.
als nächstes werde ich versuchen die temperatur weiter abzusenken...
Zuletzt bearbeitet:
Ardadamarda
Enthusiast
Hallo Vince,
Kannst du das bitte nochmal kurz erläutern?
Auf welchen Wert genau kommt es an? Denn "Minimum Active to Active/Refresh Time (tRCmin)" kann ich im Rammon nicht finden.
Hier mal ein Dump von meinem Kit:
RAMMon v3.4 Build: 1000 built with SysInfo v3.3 Build: 1000
PassMark (R) Software - www.passmark.com
Memory settings
Transfer rate 6000 MT/s Memory timings 28-36-36-48 Channel mode 2
| Transfer rate | 6000 MT/s |
| Memory timings | 28-36-36-48 |
| Channel mode | 2 |
Memory capacity / benchmarks
L1 cache 80 KB (637.5 GB/s) L2 cache 1024 KB (195.5 GB/s) L3 cache 98304 KB (147.7 GB/s) Physical RAM 31.7 GB (39529 MB/s) Latency 43.750 ns
| L1 cache | 80 KB (637.5 GB/s) |
| L2 cache | 1024 KB (195.5 GB/s) |
| L3 cache | 98304 KB (147.7 GB/s) |
| Physical RAM | 31.7 GB (39529 MB/s) |
| Latency | 43.750 ns |
Memory SPD information
| Item | Slot #1 | Slot #2 | Slot #3 | Slot #4 |
|---|---|---|---|---|
| Ram Type | DDR5 | DDR5 | Not Populated | Not Populated |
| Maximum Clock Speed (MHz) | 3610 (XMP) | 3610 (XMP) | ||
| Maximum Transfer Speed (MT/s) | DDR5-7220 | DDR5-7220 | ||
| Maximum Bandwidth (MB/s) | PC5-28800 | PC5-28800 | ||
| Memory Capacity (MB) | 16384 | 16384 | ||
| DIMM Temperature | 34.000 | 32.000 | ||
| Jedec Manufacture Name | Team Group Inc. | Team Group Inc. | ||
| Search Amazon.com | Search! | Search! | ||
| SPD Revision | 1.0 | 1.0 | ||
| Registered | No | No | ||
| ECC | No | No | ||
| On-Die ECC | Yes | Yes | ||
| DIMM Slot # | 1 | 2 | ||
| Manufactured | Week 49 of Year 2024 | Week 49 of Year 2024 | ||
| Module Part # | UD5-7200 | UD5-7200 | ||
| Module Revision | 0x0 | 0x0 | ||
| Module Serial # | 01045FD1 (04ef00244901045fd1) | 01045FD4 (04ef00244901045fd4) | ||
| Module Manufacturing Location | 0 | 0 | ||
| # of Row Addressing Bits | 16 | 16 | ||
| # of Column Addressing Bits | 10 | 10 | ||
| # of Banks | 32 | 32 | ||
| # of Ranks | 1 | 1 | ||
| Device Width in Bits | 8 | 8 | ||
| Bus Width in Bits | 32 | 32 | ||
| Module Voltage | 1.1V | 1.1V | ||
| CAS Latencies Supported | 22 28 30 32 36 40 42 46 50 | 22 28 30 32 36 40 42 46 50 | ||
| Timings @ Max Frequency (JEDEC) | 46-46-46-90 | 46-46-46-90 | ||
| Maximum frequency (MHz) | 2800 | 2800 | ||
| Maximum Transfer Speed (MT/s) | DDR5-5600 | DDR5-5600 | ||
| Maximum Bandwidth (MB/s) | PC5-22400 | PC5-22400 | ||
| Minimum Clock Cycle Time, tCK (ns) | 0.357 | 0.357 | ||
| Minimum CAS Latency Time, tAA (ns) | 16.428 | 16.428 | ||
| Minimum RAS to CAS Delay, tRCD (ns) | 16.428 | 16.428 | ||
| Minimum Row Precharge Time, tRP (ns) | 16.428 | 16.428 | ||
| Minimum Active to Precharge Time, tRAS (ns) | 32.000 | 32.000 | ||
| Minimum Row Active to Row Active Delay, tRRD (ns) | 0.000 | 0.000 | ||
| Minimum Auto-Refresh to Active/Auto-Refresh Time, tRC (ns) | 48.428 | 48.428 | ||
| Minimum Auto-Refresh to Active/Auto-Refresh Command Period, tRFC (ns) | 295.000 | 295.000 | ||
| DDR5 Specific SPD Attributes | ||||
| Maximum Clock Cycle Time, tCKmax (ns) | 1.010 | 1.010 | ||
| Write Recovery time (ns) | 30.000 | 30.000 | ||
| Minimum Auto-Refresh to Active/Auto Refresh Command Period, tRFC2 (ns) | 160.000 | 160.000 | ||
| Minimum Auto-Refresh to Active/Auto Refresh Command Period, tRFC4 (ns) | 130.000 | 130.000 | ||
| Minimum Refresh Recovery Delay Time, tRFC1 (ns) | 0.000 | 0.000 | ||
| Minimum Refresh Recovery Delay Time, tRFC2 (ns) | 0.000 | 0.000 | ||
| Minimum Refresh Recovery Delay Time, tRFCsb (ns) | 0.000 | 0.000 | ||
| Module Type | UDIMM | UDIMM | ||
| Module information SPD revision | 1.0 | 1.0 | ||
| SPD present | Yes | Yes | ||
| SPD device type | SPD5118 | SPD5118 | ||
| SPD Manufacturer | Montage Technology Group (Bank: 7, ID: 0x32) | Montage Technology Group (Bank: 7, ID: 0x32) | ||
| PMIC 0 present | Yes | Yes | ||
| PMIC 0 device type | PMIC5100 | PMIC5100 | ||
| PMIC 0 Manufacturer | Richtek Power (Bank: 11, ID: 0x8C) | Richtek Power (Bank: 11, ID: 0x8C) | ||
| PMIC 1 present | No | No | ||
| PMIC 1 device type | ||||
| PMIC 1 Manufacturer | ||||
| PMIC 2 present | No | No | ||
| PMIC 2 device type | ||||
| PMIC 2 Manufacturer | ||||
| Thermal Sensor 0 present | No | No | ||
| Thermal Sensor 1 present | No | No | ||
| Thermal Sensor device type | ||||
| Thermal Sensor Manufacturer | ||||
| Module Height (mm) | 32 | 32 | ||
| Module Thickness Front (mm) | 2 | 2 | ||
| Module Thickness Back (mm) | 1 | 1 | ||
| Module Reference Card | Raw Card A Rev. 0 | Raw Card A Rev. 0 | ||
| # DRAM Rows | 1 | 1 | ||
| Heat spreader installed | No | No | ||
| Operating Temperature Range | XT (0 to + 95 °C) | XT (0 to + 95 °C) | ||
| Rank Mix | Symmetrical | Symmetrical | ||
| Number of Package Ranks per Channel | 1 | 1 | ||
| Number of Channels per DIMM | 2 | 2 | ||
| Primary bus width per Channel | 32 bits | 32 bits | ||
| Bus width extension per Channel | 0 bits | 0 bits | ||
| DRAM Manufacture ID | 173 | 173 | ||
| DRAM Manufacture Bank | 1 | 1 | ||
| DRAM Manufacture Name | SK Hynix | SK Hynix | ||
| DRAM Stepping | 4.1 | 4.1 | ||
| SDRAM Package Type | Monolithic SDRAM | Monolithic SDRAM | ||
| SDRAM Density Per Die | 16Gb | 16Gb | ||
| SDRAM Bank Groups | 8 | 8 | ||
| SDRAM Banks Per Bank Group | 4 | 4 | ||
| Second SDRAM Package Type | ||||
| Second SDRAM Density Per Die | ||||
| Second SDRAM Column Address Bits | ||||
| Second SDRAM Row Address Bits | ||||
| Second SDRAM Device Width | ||||
| Second SDRAM Bank Groups | ||||
| Second SDRAM Banks Per Bank Group | ||||
| First SDRAM RFM RAAMMT | 0X (FGR: 0X) | 0X (FGR: 0X) | ||
| First SDRAM RFM RAAIMT | 0 (FGR: 0) | 0 (FGR: 0) | ||
| First SDRAM RFM Required | no | no | ||
| First SDRAM RFM RAA Counter Decrement per REF command | RAAIMT / 2 | RAAIMT / 2 | ||
| Second SDRAM RFM RAAMMT | ||||
| Second SDRAM RFM RAAIMT | ||||
| Second SDRAM RFM Required | ||||
| Second SDRAM RFM RAA Counter Decrement per REF command | ||||
| First SDRAM ARFM Level A RAAMMT | 0X (FGR: 0X) | 0X (FGR: 0X) | ||
| First SDRAM ARFM Level A RAAIMT | 0 (FGR: 0) | 0 (FGR: 0) | ||
| First SDRAM ARFM Level A supported | no | no | ||
| First SDRAM ARFM Level A RAA Counter Decrement per REF command | RAAIMT / 2 | RAAIMT / 2 | ||
| Second SDRAM ARFM Level A RAAMMT | ||||
| Second SDRAM ARFM Level A RAAIMT | ||||
| Second SDRAM ARFM Level A supported | ||||
| Second SDRAM ARFM Level A RAA Counter Decrement per REF command | ||||
| First SDRAM ARFM Level B RAAMMT | 0X (FGR: 0X) | 0X (FGR: 0X) | ||
| First SDRAM ARFM Level B RAAIMT | 0 (FGR: 0) | 0 (FGR: 0) | ||
| First SDRAM ARFM Level B supported | no | no | ||
| First SDRAM ARFM Level B RAA Counter Decrement per REF command | RAAIMT / 2 | RAAIMT / 2 | ||
| Second SDRAM ARFM Level B RAAMMT | ||||
| Second SDRAM ARFM Level B RAAIMT | ||||
| Second SDRAM ARFM Level B supported | ||||
| Second SDRAM ARFM Level B RAA Counter Decrement per REF command | ||||
| First SDRAM ARFM Level C RAAMMT | 0X (FGR: 0X) | 0X (FGR: 0X) | ||
| First SDRAM ARFM Level C RAAIMT | 0 (FGR: 0) | 0 (FGR: 0) | ||
| First SDRAM ARFM Level C supported | no | no | ||
| First SDRAM ARFM Level C RAA Counter Decrement per REF command | RAAIMT / 2 | RAAIMT / 2 | ||
| Second SDRAM ARFM Level C RAAMMT | ||||
| Second SDRAM ARFM Level C RAAIMT | ||||
| Second SDRAM ARFM Level C supported | ||||
| Second SDRAM ARFM Level C RAA Counter Decrement per REF command | ||||
| sPPR Granularity | bank group | bank group | ||
| sPPR Undo/Lock | supported | supported | ||
| Burst length 32 | not supported | not supported | ||
| MBIST/mPPR | not supported | not supported | ||
| mPPR/hPPR Abort | not supported | not supported | ||
| PASR | not supported | not supported | ||
| DCA Types Supported | Device supports DCA for 4-phase internal clock(s) | Device supports DCA for 4-phase internal clock(s) | ||
| x4 RMW/ECS Writeback Suppression | not supported | not supported | ||
| x4 RMW/ECS Writeback Suppression MR selector | MR9 | MR9 | ||
| Bounded Fault | not supported | not supported | ||
| SDRAM Nominal Voltage, VDDQ | 1.1V | 1.1V | ||
| SDRAM Nominal Voltage, VPP | 1.8V | 1.8V | ||
| Cyclical Redundancy Code (CRC) for Base Configuration | 9d1a | 9d1a | ||
| XMP Attributes | ||||
| XMP version | 3.0 | 3.0 | ||
| PMIC Vendor ID | 8A8C | 8A8C | ||
| Number of PMICs on DIMM | 1 | 1 | ||
| PMIC capabilities | ||||
| PMIC has capabilities for OC functions | Yes | Yes | ||
| Current PMIC OC is enabled | Yes | Yes | ||
| PMIC voltage default step size | 5mV | 5mV | ||
| OC global reset functions | No | No | ||
| Validation and Certification Capabilities | ||||
| DIMM is self-certified by DIMM vendor | No | No | ||
| PMIC Component is validated by Intel AVL level | No | No | ||
| XMP revision | 1.2 | 1.2 | ||
| XMP Profile 1 | ||||
| Profile name | TG-7200-34-42-84 | TG-7200-34-42-84 | ||
| XMP Certified | No | No | ||
| Recommended number of DIMMs per channel | 1 | 1 | ||
| Module VPP voltage | 1.80V | 1.80V | ||
| Module VDD voltage | 1.40V | 1.40V | ||
| Module VDDQ voltage | 1.40V | 1.40V | ||
| Memory Controller voltage | 1.10V | 1.10V | ||
| Clock speed (MHz) | 3610 | 3610 | ||
| Transfer Speed (MT/s) | DDR5-7220 | DDR5-7220 | ||
| Bandwidth (MB/s) | PC5-28800 | PC5-28800 | ||
| Minimum clock cycle time, tCK (ns) | 0.277 | 0.277 | ||
| Supported CAS latencies | 34 | 34 | ||
| Minimum CAS latency time, tAA (ns) | 9.418 | 9.418 | ||
| Minimum RAS to CAS delay time, tRCD (ns) | 11.634 | 11.634 | ||
| Minimum row precharge time, tRP (ns) | 11.634 | 11.634 | ||
| Minimum active to precharge time, tRAS (ns) | 23.268 | 23.268 | ||
| Supported timing at highest clock speed | 34-42-42-84 | 34-42-42-84 | ||
| Minimum Active to Auto-Refresh Delay, tRC (ns) | 34.902 | 34.902 | ||
| Minimum Write Recovery Time, tWR (ns) | 30.000 | 30.000 | ||
| Minimum Auto-Refresh to Active/Auto-Refresh Delay, tRFC1 (ns) | 295.000 | 295.000 | ||
| Minimum Auto-Refresh to Active/Auto-Refresh Delay, tRFC2 (ns) | 160.000 | 160.000 | ||
| Minimum Auto-Refresh to Active/Auto-Refresh Delay, tRFCsb (ns) | 130.000 | 130.000 | ||
| Minimum Read to Read Command Delay Time, Same Bank Group, tCCD_L (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) | ||
| Minimum Write to Write Command Delay Time, Same Bank Group, tCCD_L_WR (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) | ||
| Minimum Write to Write Command Delay Time, Second Write not RMW, Same Bank Group, tCCD_L_WR2 (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) | ||
| Minimum Write to Read Command Delay Time, Same Bank Group, tCCD_L_WTR (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) | ||
| Minimum Write to Read Command Delay Time, Different Bank Group, tCCD_S_WTR (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) | ||
| Minimum Active to Active Command Delay Time, Same Bank Group, tRRD_L (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) | ||
| Minimum Read to Precharge Command Delay Time, tRTP (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) | ||
| Minimum Four Activate Window, tFAW (ns) | 0.000 | 0.000 | ||
| Advanced Memory Overclocking Features | ||||
| Real-Time Memory Frequency Overclocking | Not supported | Not supported | ||
| Intel Dynamic Memory Boost | Not supported | Not supported | ||
| System CMD Rate Mode | 2N | 2N | ||
| Vendor Personality Byte | 0x00 | 0x00 | ||
| XMP Profile 2 | ||||
| Profile name | TG-6000-38-38-78 | TG-6000-38-38-78 | ||
| XMP Certified | No | No | ||
| Recommended number of DIMMs per channel | 1 | 1 | ||
| Module VPP voltage | 1.80V | 1.80V | ||
| Module VDD voltage | 1.25V | 1.25V | ||
| Module VDDQ voltage | 1.25V | 1.25V | ||
| Memory Controller voltage | 1.10V | 1.10V | ||
| Clock speed (MHz) | 3000 | 3000 | ||
| Transfer Speed (MT/s) | DDR5-6000 | DDR5-6000 | ||
| Bandwidth (MB/s) | PC5-24000 | PC5-24000 | ||
| Minimum clock cycle time, tCK (ns) | 0.333 | 0.333 | ||
| Supported CAS latencies | 38 | 38 | ||
| Minimum CAS latency time, tAA (ns) | 12.654 | 12.654 | ||
| Minimum RAS to CAS delay time, tRCD (ns) | 12.654 | 12.654 | ||
| Minimum row precharge time, tRP (ns) | 12.654 | 12.654 | ||
| Minimum active to precharge time, tRAS (ns) | 25.974 | 25.974 | ||
| Supported timing at highest clock speed | 38-38-38-78 | 38-38-38-78 | ||
| Minimum Active to Auto-Refresh Delay, tRC (ns) | 38.628 | 38.628 | ||
| Minimum Write Recovery Time, tWR (ns) | 30.000 | 30.000 | ||
| Minimum Auto-Refresh to Active/Auto-Refresh Delay, tRFC1 (ns) | 295.000 | 295.000 | ||
| Minimum Auto-Refresh to Active/Auto-Refresh Delay, tRFC2 (ns) | 160.000 | 160.000 | ||
| Minimum Auto-Refresh to Active/Auto-Refresh Delay, tRFCsb (ns) | 130.000 | 130.000 | ||
| Minimum Read to Read Command Delay Time, Same Bank Group, tCCD_L (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) | ||
| Minimum Write to Write Command Delay Time, Same Bank Group, tCCD_L_WR (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) | ||
| Minimum Write to Write Command Delay Time, Second Write not RMW, Same Bank Group, tCCD_L_WR2 (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) | ||
| Minimum Write to Read Command Delay Time, Same Bank Group, tCCD_L_WTR (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) | ||
| Minimum Write to Read Command Delay Time, Different Bank Group, tCCD_S_WTR (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) | ||
| Minimum Active to Active Command Delay Time, Same Bank Group, tRRD_L (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) | ||
| Minimum Read to Precharge Command Delay Time, tRTP (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) | ||
| Minimum Four Activate Window, tFAW (ns) | 0.000 | 0.000 | ||
| Advanced Memory Overclocking Features | ||||
| Real-Time Memory Frequency Overclocking | Not supported | Not supported | ||
| Intel Dynamic Memory Boost | Not supported | Not supported | ||
| System CMD Rate Mode | 2N | 2N | ||
| Vendor Personality Byte | 0x00 | 0x00 | ||
| EXPO Attributes | ||||
| EXPO version | 1.0 | 1.0 | ||
| PMIC feature support | ||||
| PMIC 10 mV step size support | No | No | ||
| EXPO Profile 1 | ||||
| DIMMs per channel supported | 1 | 1 | ||
| EXPO Optional Block Support | ||||
| Block 1 enabled | Yes | Yes | ||
| SDRAM VDD | 1.40V | 1.40V | ||
| SDRAM VDDQ | 1.40V | 1.40V | ||
| SDRAM VPP | 1.80V | 1.80V | ||
| Clock speed (MHz) | 3610 | 3610 | ||
| Transfer Speed (MT/s) | DDR5-7220 | DDR5-7220 | ||
| Bandwidth (MB/s) | PC5-28800 | PC5-28800 | ||
| Minimum clock cycle time, tCK (ns) | 0.277 | 0.277 | ||
| Minimum CAS latency time, tAA (ns) | 9.418 | 9.418 | ||
| Minimum RAS to CAS delay time, tRCD (ns) | 11.634 | 11.634 | ||
| Minimum row precharge time, tRP (ns) | 11.634 | 11.634 | ||
| Minimum active to precharge time, tRAS (ns) | 23.268 | 23.268 | ||
| Supported timing at highest clock speed | 34-42-42-84 | 34-42-42-84 | ||
| Minimum Active to Auto-Refresh Delay, tRC (ns) | 34.902 | 34.902 | ||
| Minimum Write Recovery Time, tWR (ns) | 30.000 | 30.000 | ||
| Minimum Auto-Refresh to Active/Auto-Refresh Delay, tRFC1 (ns) | 295.000 | 295.000 | ||
| Minimum Auto-Refresh to Active/Auto-Refresh Delay, tRFC2 (ns) | 160.000 | 160.000 | ||
| Minimum Auto-Refresh to Active/Auto-Refresh Delay, tRFCsb (ns) | 130.000 | 130.000 | ||
| Minimum Active to Active Command Delay Time, Same Bank Group, tRRD_L (ns) | 5.000 | 5.000 | ||
| Minimum Read to Read Command Delay Time, Same Bank Group, tCCD_L (ns) | 5.000 | 5.000 | ||
| Minimum Write to Write Command Delay Time, Same Bank Group, tCCD_L_WR (ns) | 20.000 | 20.000 | ||
| Minimum Write to Write Command Delay Time, Second Write not RMW, Same Bank Group, tCCD_L_WR2 (ns) | 10.000 | 10.000 | ||
| Minimum Four Activate Window, tFAW (ns) | 8.888 | 8.888 | ||
| Minimum Write to Read Command Delay Time, Same Bank Group, tWTR_L (ns) | 10.000 | 10.000 | ||
| Minimum Write to Read Command Delay Time, Different Bank Group, tWTR_S (ns) | 2.500 | 2.500 | ||
| Minimum Read to Precharge Command Delay Time, tRTP (ns) | 7.500 | 7.500 |
Es ist egal was im SPD gespeichert ist. Egal ob 4800BN, 5600B, 8800B.
Die Hersteller wie Gskill, Teamgroup, etc. kaufen ihre ICs in großen Trays ein (--> so günstig wie möglich) und binnen diese selber.
Das 5600er Profil von Teamgroup entspricht keiner JEDEC Norm und ist deshalb selbst von Teamgroup definiert.
Du müsstest dein Heatsink abmachen und schauen, ob der IC ein Class V oder A ist. Das kann etwas über die Qualität sagen, bei den Mengen was aber zurzeit im Umlauf sind oder auch die letzten Jahre gebinnt wurde, muss es das aber nicht.
6000C26 ob 16GB oder 24Gb sind beides Class V. Evtl. gibt es da draußen noch Class A die noch besser sind, der Yield ist aber so klein das sich ein Verkauf nichtmal lohnen würde.
Kurzgesagt: selber binnen und bewerten. Was im SPD steht, ist egal.
Beitrag automatisch zusammengeführt:
FCLK mit P95 oder YCruncher testen. Dann hast du eine Aussage über die Stabilität.fclk auf 2500 mit sehr moderater vsoc mit einem 8400f.
habe ich bisher nicht so oft gesehen, nur deshalb mal gezeigt.
Anhang anzeigen 1127003
Anhang anzeigen 1127005
hci memtest stabil. das setting ist nicht tm5 getestet.
bei den tm5 90 min testversuchen hatte ich dreimal erfolg, jedoch mit anderen 6200er settings. alle weiteren versuche endeten mit einem späten error alle nach >50 min und bei >50°C. ich interpretiere das als temp-grenze bei ansonsten stabilen settings. wie auch immer, ich lass das vorerst so laufen...
Meist wenn TM5 spät Fehler wirft liegt es an einem tick zu wenig VDD. Also um 0.01V anpassen. VDDIO unter 1,1V macht keinen Sinn. Es ist lediglich die I/0 Spannung -> gleiches gilt auf Mem Seite für VDDQ. Zu niedrig = weniger Performance.
Spannungen erst dann Anpassen, wenn das Setup stabil ist und nicht während man FCLK oder Timings anpasst. -> Zu viele Stellschrauben = mühsame Fehlersuche
Zuletzt bearbeitet:
- Mitglied seit
- 16.09.2004
- Beiträge
- 414
Hi,
welchen RAM würdet Ihr kaufen, rein von der Leistung:
Kingston Fury Renegade RGB KF580C36RLAK2-48
G.Skill Trident Z5 NEO RGB F5-6000J2636H24GX2-TZ5NRW leider aktuell nicht kaufbar.
Aktuell habe ich ein 9800x3D mit Asus B650E-E Board. Würde der Fury da auch 6000MHz@CL26 bzw 28 packen?.
Vermutlich ist der besser da er neuer ist oder?
THX
welchen RAM würdet Ihr kaufen, rein von der Leistung:
Kingston Fury Renegade RGB KF580C36RLAK2-48
G.Skill Trident Z5 NEO RGB F5-6000J2636H24GX2-TZ5NRW leider aktuell nicht kaufbar.
Aktuell habe ich ein 9800x3D mit Asus B650E-E Board. Würde der Fury da auch 6000MHz@CL26 bzw 28 packen?.
Vermutlich ist der besser da er neuer ist oder?
THX
Das ist ja mal garkeine sinnvolle Schlussfolgerung.
Zunächst ist mal die Frage, ob du 1:1, also 6000er oder 2:1, also 8000er willst.
6000-30 schaffen beide und der Rest hängt viel mehr von deiner CPU als den Riegeln ab.
Ich würd immer zum GSkill greifen, weil der den besseren Spannungscontroller hat. Und die 6000-26 sind schon sehr gute Riegel, wähend 8000er Abenteuer beim Ryzen nicht so viel (mehr) bringen.
- Mitglied seit
- 16.09.2004
- Beiträge
- 414
Ich weiss das es keine sinnvolle Schlussfolgerung ist
- Die Fury sind halt schon seit so 2 Jahren am Markt. Die GSkill werde ich wohl nehmen. Die Fury sind nur gerade im "Angebot" müsste ich halt zeitnah kaufen.RAM mit CUDIMM (mit Clock Driver) zu holen für späteren Zen 6 Kern ist wahrscheinlich auch zu früh, auch wenn die aktuell im Ryzen System im Bypass Modus laufen.
- Mitglied seit
- 16.09.2004
- Beiträge
- 414
Gibt halt aktuell paar Möglichkeiten beim RAM-Kauf. Ich habe mich auch nach der PC Games Hardware-Liste gerichtet, sie haben aktuell recht oft das RAM Thema.
