Strikeeagle1977
Urgestein
hallo,
hier die RG Datei im Anhang
hier die RG Datei im Anhang
[Sammelthread] Sockel 370 / Tualatin
- Ersteller Badrig
- Erstellt am
Ich bin am Boden zerstört 
Das Gegentesten mit meinen TUV4X lief problemlos. Das Messergebnis war so wie es sein sollte. Lesen 1030 MB/s, Schreiben 1030 MB/s und Kopieren 750 MB/s. Alles gut, dachte ich mir. Hm man könnte ja noch das Bios updaten. Es war noch das uralte 1002er drauf. 1006.002 geflasht ... und beim Flashvorgang ... ERROR. What
Es ließ sich danach auch keine andere Version mehr drüber flashen. OK, reset, vieleicht bootet das Board ja noch. Nix da, kein Ton mehr. Das war mir das letzte Mal vor 20 Jahren passiert. Was nun?
Gibt es hier im Forum unter uns jemanden der mir den EPROM Chip neu beschreiben kann?
Vom CUV4X-D lass ich erst einmal die Finger, dafür bin ich jetzt emotional zu aufgewühlt.
Das Gegentesten mit meinen TUV4X lief problemlos. Das Messergebnis war so wie es sein sollte. Lesen 1030 MB/s, Schreiben 1030 MB/s und Kopieren 750 MB/s. Alles gut, dachte ich mir. Hm man könnte ja noch das Bios updaten. Es war noch das uralte 1002er drauf. 1006.002 geflasht ... und beim Flashvorgang ... ERROR. What
Es ließ sich danach auch keine andere Version mehr drüber flashen. OK, reset, vieleicht bootet das Board ja noch. Nix da, kein Ton mehr. Das war mir das letzte Mal vor 20 Jahren passiert. Was nun?Gibt es hier im Forum unter uns jemanden der mir den EPROM Chip neu beschreiben kann?
Vom CUV4X-D lass ich erst einmal die Finger, dafür bin ich jetzt emotional zu aufgewühlt.
bschicht86
Nippelmessie
- Mitglied seit
- 03.12.2018
- Beiträge
- 4.853
Link mir bitte das BIOS-File, dann kann ich dir einen Chip zusenden.
Zieh doch von dem trotzdem mal mit WPCRedit die Daten der Register. Dann kann man mit dem Medion Dump vergleichen und ggf mit tweaks (im os) schauen ob man die Bandbreite steigern kann.Vom CUV4X-D lass ich erst einmal die Finger, dafür bin ich jetzt emotional zu aufgewühlt.
Strikeeagle1977
Urgestein
Mach doch erst mal den Vergleich mit einer CPU im Dual; evtl ist es wirklich die Kommunikation zwischen den CPUs, die da reinhaut und das Ergebnis versaut
This is standard for most VIA chipsets:
50, 51 = FF
Memory timings (64-67 but only those that are really populated by RAM modules) = 12
6A=FF
This should already fix 95% of performance problems. With bad RAM these settings might not work, it's the perfect case to reach.
50, 51 = FF
Memory timings (64-67 but only those that are really populated by RAM modules) = 12
6A=FF
This should already fix 95% of performance problems. With bad RAM these settings might not work, it's the perfect case to reach.
I believe one of the main reasons may be the interleave setting. By default it seems to be disabled... On the MD2001 most (not all) dram performance options are already enabled. That's why it runs mostly great. Let's open @Strikeeagle1977 RG file in a random Hexeditor and have a look... It's these values for the proposed Bytes:
50 = FDh
51 = D8h
64 to 67 = 95 52 52 00h
6A = 86h
Wir dröseln mal auf:
Byte
86h (Hexadezimal, also 134 dezimal) bedeutet nun, dass der Refresh alle 134 x (16-1) Takte durchgeführt wird. Das wäre also eine Tref von 2010 Takten.
Byte
Trp = 0 = 2T
Tras = 1 = 6T
CAS = 01 = 2T
DIMM Type = 0 = "Standard"
ACTIVE Command = 0 = 2T
Bank Interleave = 10 = 4-way
Byte
51h ist binär
51h:
CPU Read Dram 0WS = 1 = enable
CPU Write Dram 0WS = 1 = enable
reserved
Fast response = 1 = enable
non-posted IOW = 1 = enable
50h:
CPU IOQ = 1 = 4-Level
Read around write = 1 = enable
reserved
Derefer Retry HLOCK = 1 = enable
reserved
reserved
reserved
CPU PCI Master Read DRAM Timing = 1 = start before snoop complete
50 = FDh
51 = D8h
64 to 67 = 95 52 52 00h
6A = 86h
Wir dröseln mal auf:
Byte
6A ist Tref (Refresh Counter). VIA gibt folgendes an:86h (Hexadezimal, also 134 dezimal) bedeutet nun, dass der Refresh alle 134 x (16-1) Takte durchgeführt wird. Das wäre also eine Tref von 2010 Takten.
Byte
64 bis 67 sind die Primärtimings für den Ram. Ich tippe je ein Byte pro Slot. Ich vermute bei diesem System steckt aktuell nur Ram in Slot 2 und 3 (Bytes 65/66 mit jeweils 52h gesetzt):52h ist binär 01010010. Achtung, wir sind little Endian, sprich das niedrigste Byte ist rechts bzw. wir lesen von oben nach unten im SCreenshot durch:Trp = 0 = 2T
Tras = 1 = 6T
CAS = 01 = 2T
DIMM Type = 0 = "Standard"
ACTIVE Command = 0 = 2T
Bank Interleave = 10 = 4-way
Byte
51h und 50h bleiben noch übrig:51h ist binär
11011000 und 50h ist 11111101. 51h:
CPU Read Dram 0WS = 1 = enable
CPU Write Dram 0WS = 1 = enable
reserved
Fast response = 1 = enable
non-posted IOW = 1 = enable
50h:
CPU IOQ = 1 = 4-Level
Read around write = 1 = enable
reserved
Derefer Retry HLOCK = 1 = enable
reserved
reserved
reserved
CPU PCI Master Read DRAM Timing = 1 = start before snoop complete
Strikeeagle1977
Urgestein
das MD2001 hat nur 2 Slots! beide bestückt mit jeweils 256MB.
Den DRAM Interleave Enabler habe ich nicht installiert !
Würde ich aber überlegen drauf zu werfen, da bereits ab Via MVP3 sinnvoll. SD-RAM kitzel ich gerne jede Performance raus, was ich bekommen kann, sonst ist es schnell ne Bremse.
So, heute nochmal allen Mut zusammengenommen und das CUV4X-D angeschlossen.
Ich hoffe ich habe das richtige Device ausgewählt. @Tzk, wenn du vielleicht drübergucken könntest?
Eine Veränderung mit nur einer CPU trat leider nicht ein. Das Ergebnis blieb gleich. Was auffällig ist, ist das die Latenz mit 128 ns so schlecht ist. Die Bios Einstellungen meines TUV4X und des CUV4X-D sind zu 100 % identisch. Doch beim TUV4X habe ich ca. 100 ns, obwohl RAM und Timings identisch sind.
Ich hoffe ich habe das richtige Device ausgewählt. @Tzk, wenn du vielleicht drübergucken könntest?
Eine Veränderung mit nur einer CPU trat leider nicht ein. Das Ergebnis blieb gleich. Was auffällig ist, ist das die Latenz mit 128 ns so schlecht ist. Die Bios Einstellungen meines TUV4X und des CUV4X-D sind zu 100 % identisch. Doch beim TUV4X habe ich ca. 100 ns, obwohl RAM und Timings identisch sind.
Strikeeagle1977
Urgestein
Zieh dir hier mal bitte den Memory Interleave Enabler und teste damit bitte nochmal ...
Tools / Utilities - Download
Download freeware and open source tools/utilities like CPU-Z, GPU-Z, SetFSB, SpeedFan, 7-Zip or Notepad++ for Windows 95/98/98SE/ME/2000/XP
Wenn es besser wird, war Interleave nicht an.
PS: welche Module fährst du da?
Auch Infineon 2x 256MB CL2 PC133 ?
Perfekt. Dann vergleichen wir mal...
Der Adler auf dem MED2001:
50 = FDh
51 = D8h
64 to 67 = 95 52 52 00h
6A = 86h
CUV4X-D:
50= FC
51= DA
64 to 67 = 52 52 95 95
6A = 43
Und das bedeutet nun im Klartext:
50h und 51h haben nur Reserved Bits unterschiedlich. 64 bis 67 sind identisch (alle belegten Slots = 52h)
6A (Refresh Counter Tref):
CUV4X-D = 43h -> 43h x Fh = 3EDh = 1005 Zyklen
MED2001= 86h -> 86h x Fh = 7DA = 2010 Zyklen
Tref ist also beim Medion genau doppelt so hoch. Hä? Mach dir mal den Spaß und setze mit WPCREdit den Wert für 6A auf 86h rauf. Kannst du dort einfach in die Tabelle eintippen und dann speichern. Danach Benchmark fahren. Sollte das System einfrieren, sind die alten Werte beim nächsten Start wieder gesetzt. Ich glaube zwar nicht, dass alleine die Tref diesen großen Unterschied macht, aber man weiß ja nie.
Die anderen Register habe ich noch nicht verglichen, sondern erstmal nur die die Antinomy genannt hatte.
Der Adler auf dem MED2001:
50 = FDh
51 = D8h
64 to 67 = 95 52 52 00h
6A = 86h
CUV4X-D:
50= FC
51= DA
64 to 67 = 52 52 95 95
6A = 43
Und das bedeutet nun im Klartext:
50h und 51h haben nur Reserved Bits unterschiedlich. 64 bis 67 sind identisch (alle belegten Slots = 52h)
6A (Refresh Counter Tref):
CUV4X-D = 43h -> 43h x Fh = 3EDh = 1005 Zyklen
MED2001= 86h -> 86h x Fh = 7DA = 2010 Zyklen
Tref ist also beim Medion genau doppelt so hoch. Hä? Mach dir mal den Spaß und setze mit WPCREdit den Wert für 6A auf 86h rauf. Kannst du dort einfach in die Tabelle eintippen und dann speichern. Danach Benchmark fahren. Sollte das System einfrieren, sind die alten Werte beim nächsten Start wieder gesetzt. Ich glaube zwar nicht, dass alleine die Tref diesen großen Unterschied macht, aber man weiß ja nie.
Die anderen Register habe ich noch nicht verglichen, sondern erstmal nur die die Antinomy genannt hatte.
Strikeeagle1977
Urgestein
Noch ne Idee, klingt erst mal doof, aber evtl von bedeutung.
nimm mal andere RAM Slots, ggf sogar nur einzelne Slots testen.
PS: Mein board hat auch schon Recap hinter sich. Ob das auswirkungen auf Signalqualität beim RAm hat, worauf sich dann das Board anders einstellt, idk
ist das möglich, oder ist das nur Phantasie?
nimm mal andere RAM Slots, ggf sogar nur einzelne Slots testen.
PS: Mein board hat auch schon Recap hinter sich. Ob das auswirkungen auf Signalqualität beim RAm hat, worauf sich dann das Board anders einstellt, idk
ist das möglich, oder ist das nur Phantasie?
Das habe ich auch schon getestet. D.h., jeden Slot einzeln und verschiedene 2er Kombinationen. Auch unterschiedliche RAM Module SS und DS, 256 MB und 512 MB. Alles leider ohne Auswirkung auf das Ergebnis. Das ist wirklich verflixt und zugenäht, warum das Board beim LESEN nur auf 800 MB kommt und wie gesagt, ist die LATENZ von 130 ns auch sehr merkwürdig. Als ob der irgend einen Bios Eintrag nicht richtig setzt. Wenn ich jedoch die o.g. Bios Einstellungen ändere, also bspw. auf CL3 oder Einträge auf DISABLE setzte, verschlechtern sich die Messwerte (noch mehr).
Heute Abend teste ich @Tzk seine Empfehlung.
Heute Abend teste ich @Tzk seine Empfehlung.
Yes, i checked it with 1 CPU and 1 memory and various memories. One thing, that i can't check, is that i only have cD0 Steppings of the Coppermine 1 GHz CPU. There are also cC0 Steppings. Strikeeagle1977 has the same Everest Version like me.
The Sandman
Urgestein
Hier habe ich einen MEM-Bench vom P3 und Via damals von mir
die Nanosekunden scheinen bei ~100 zu liegen
die Nanosekunden scheinen bei ~100 zu liegen
Strikeeagle1977
Urgestein
hier meine beiden Boards mit dem via Apollo Pro133A
evtl hilft es ja ...
evtl hilft es ja ...
Noch einmal ein großes Dankeschön an @bschicht86 für das rettende Bios. Das CUV4X-D gucke ich mir morgen an und probiere Tzk sein Vorschlag.
Heute hatte ich mich wieder mit dem TUV4X beschäftigt. Im Ergebnis muss ich sagen, dass alle BIOS Verionen des TUV4X irgend eine Macke haben. Das Bios, das ich jetzt erst einmal auf dem Board nutze, wird das 1002er sein.
Die Versionen 1003, 1004 (Beta) und 1005 waren extrem instabil. Der Speicher lief mit 133 und 100 MHz nur im CL3 Modus, sobald von den Timings auch nur ein Wert geändert wurde, kam es zu freezes. Erst 66 MHz lief mit CL2. Verstehen muss ich das nicht. Hier ein exemplarisches Ergebnis für die drei Versionen, es war weitestgehend identisch.
Die Version 1006 (Beta) war "ok", so könnte man sagen. Jedoch. wenn man unter SDRAM Configuration "7ns (143MHz)" eingestellt hat, zeigte das Bios 2-2-2-5 an, doch im Windows kommen immer nur 3-2-2-6 an. Das Bios will per se nicht den Wert für CL2 setzen. Auch mit "User Define" wird der CL2 Wert nach dem Booten nicht mit übernommen. Und jetzt wird es lustig. Mit der Einstellung "by SPD" zeigt das Bios 2-2-2-6 an. Nach dem Booten, werden jedoch 2-3-3-6 angezeigt. Ein weiterer Unterschied ist, obwohl der "Memory Interleave Enabler" installiert ist werden mit "7ns", "8ns" und "User Define" nur "2-way" angezeigt. Wenn man aber "by SPD" einstellt, wird Bank Interleave auf "4-way" gesetzt, so wie es sein soll. Ein ganz schönes Durcheinander, wie ich finde.
Die Werte mit der "7ns (143MHz)" Einstellung im 1006er Bios:
Die Werte mit der "by SPD" Einstellung im 1006er Bios:
Jetzt zur Version 1002. Die 1002er Bios Version setzt zu mindestens die SDRAM Configuration richtig. CL2 sind auch CL2. Bis auf die oben beschriebene Bank Interleave Kuriosität. "4-way" wird nur unter der "by SPD" mit übernommen.
Die Werte mit der "7ns (143MHz)" Einstellung im 1002er Bios:
Die Werte mit der "by SPD" Einstellung im 1002er Bios:
Ob sich das Board mit einem Tualatin anders verhält weis ich jetzt nicht, doch erst einmal bleibt die 1002er Version drauf und den RAM lasse ich auf "SPD". Das geht natürlich nur mit CL2 RAM. Wenn man CL3 manuell bisschen kitzeln möchte, hat man wieder die Bank Interleave Einschränkung. Ich kann mich nicht erinnern, dass ein TUSL2 solch ein Heckmeck macht.
Heute hatte ich mich wieder mit dem TUV4X beschäftigt. Im Ergebnis muss ich sagen, dass alle BIOS Verionen des TUV4X irgend eine Macke haben. Das Bios, das ich jetzt erst einmal auf dem Board nutze, wird das 1002er sein.
Die Versionen 1003, 1004 (Beta) und 1005 waren extrem instabil. Der Speicher lief mit 133 und 100 MHz nur im CL3 Modus, sobald von den Timings auch nur ein Wert geändert wurde, kam es zu freezes. Erst 66 MHz lief mit CL2. Verstehen muss ich das nicht. Hier ein exemplarisches Ergebnis für die drei Versionen, es war weitestgehend identisch.
Die Version 1006 (Beta) war "ok", so könnte man sagen. Jedoch. wenn man unter SDRAM Configuration "7ns (143MHz)" eingestellt hat, zeigte das Bios 2-2-2-5 an, doch im Windows kommen immer nur 3-2-2-6 an. Das Bios will per se nicht den Wert für CL2 setzen. Auch mit "User Define" wird der CL2 Wert nach dem Booten nicht mit übernommen. Und jetzt wird es lustig. Mit der Einstellung "by SPD" zeigt das Bios 2-2-2-6 an. Nach dem Booten, werden jedoch 2-3-3-6 angezeigt. Ein weiterer Unterschied ist, obwohl der "Memory Interleave Enabler" installiert ist werden mit "7ns", "8ns" und "User Define" nur "2-way" angezeigt. Wenn man aber "by SPD" einstellt, wird Bank Interleave auf "4-way" gesetzt, so wie es sein soll. Ein ganz schönes Durcheinander, wie ich finde.
Die Werte mit der "7ns (143MHz)" Einstellung im 1006er Bios:
Die Werte mit der "by SPD" Einstellung im 1006er Bios:
Jetzt zur Version 1002. Die 1002er Bios Version setzt zu mindestens die SDRAM Configuration richtig. CL2 sind auch CL2. Bis auf die oben beschriebene Bank Interleave Kuriosität. "4-way" wird nur unter der "by SPD" mit übernommen.
Die Werte mit der "7ns (143MHz)" Einstellung im 1002er Bios:
Die Werte mit der "by SPD" Einstellung im 1002er Bios:
Ob sich das Board mit einem Tualatin anders verhält weis ich jetzt nicht, doch erst einmal bleibt die 1002er Version drauf und den RAM lasse ich auf "SPD". Das geht natürlich nur mit CL2 RAM. Wenn man CL3 manuell bisschen kitzeln möchte, hat man wieder die Bank Interleave Einschränkung. Ich kann mich nicht erinnern, dass ein TUSL2 solch ein Heckmeck macht.