[Sammelthread] Ryzen DDR5 RAM OC Thread

Von daher nur eine kleine Bitte, falls du mal dazu kommst: kannst du irgendeinen CineBench Multicore mal machen, wenn du ein stablies Setup mit >8000 fährst?
Danke dir!

Später... die Wochen oder so... steige ich mit ein. ;)
Cinebench skaliert soweit ich weiß sogut wie garnicht mit Ramtakt. Mit meinem aktuellen 8000c38 setting macht mein 8700g in CB23 18800 Punkte mit CO-20.

Ich finde das aktuelle Bios 2.08 stable schlechter als die 2.08beta Versionen die ich getestet habe. Die iGPU Performance ist bei gleichen Settings minimal schlechter geworden.
 
Wenn Du diese Anzeige nicht sehen willst, registriere Dich und/oder logge Dich ein.
Was ist jetz die korrekte Folge 😉 wenn man theoretisch bei 0 beginnt und jeweils um 30 mv erhöht landet man bei ersterem

Hoffe du verstehst was ich meine.
5,10,15,20
in der Realität
15,30,45,60....1425,1395,1365,1335
1425mV ist der Letzte HEX-Schritt für den Controller im 5mV step. (incl +/- 5mV margins, also drei richtige optionen)

Danach um 1430mV bzw höher zu erreicheen ändert es sich in 10mV und es beginnt von vorne zu zählen
10,.20,30,40
in der Realität
1430,1460,1490,1520
Bis 2.125v , wenn ich es noch richtig in erinnerung habe
// +/- 15mV, somit weiterhin 3 richtige Schritte :)
Beitrag automatisch zusammengeführt:

Proc Term Impedances, gehören dem Board an.
Nur die RTTs sind "auf den RAM Stick's
Moin. Du hattest doch oben geschrieben +- 15 mV regelt PMIC selbst nach. Somit doch eher nicht relevant und "keine Regel"?
Die Range hat eingehalten zu werden.
Dass man Margins hat, ist hilfreich jedoch nicht selbstverständlich.
Dass du dem Controller jedoch keinen Misst mitteilst, sollte selbstverständlich sein. :giggle:
 
Zuletzt bearbeitet:
@ Veii sorry wenn ich jetzt noch mal Frage 1425 1390 1375 das sind keine 15 bzw 30 mv steps sondern 25 mv steps. Wo liegt hier mein Denkfehler😊
 
Irgendwann aus dem Januar, leider bekomm ich es auch nicht mehr hin.. Das nervt mich komplett! :(
aida_3300mhz.JPG

Klar hab ja die M-Dies nicht mehr auf dem GENE am laufen und der 7950 ebenso wenig.. :d
 
Gibt es da Unterlagen zu der "Voltage-Regel"?
Mein 6400 Setting z.B ist bei 1.49v instabil. Bei 1.5v ist es stabil. Bach der Regel ist 1.5v aber "schlecht" und ich müsste auf 1.52v gehen. Das gefällt mir aber nicht ;)
 
Gibt es da Unterlagen zu der "Voltage-Regel"?
Mein 6400 Setting z.B ist bei 1.49v instabil. Bei 1.5v ist es stabil. Bach der Regel ist 1.5v aber "schlecht" und ich müsste auf 1.52v gehen. Das gefällt mir aber nicht ;)
Kann ich in die Tabelle einbauen, sollte kein Problem sein.
Beitrag automatisch zusammengeführt:

Einfache Liste oder ein Dropdownmenü?
 
Drop down wäre klasse. Einmal Vdd und dann per Drop down das Delta um auf Vddq zu kommen👍
@gimme7 die Regel verhindert dass die Spannung fluktuiert. Was nomalerweise negativ ist.Wenn dein Ram mehr Spannung benötigt um Stabil zu sein dann bleibe bei den 1.5. man gewinnt mit der Regel nur zusätzlich stabilität.
 
Zuletzt bearbeitet:
Delta beträgt?
 
im OCN wurde davon gesprochen, dass VDDQ nicht mehr als 6% von VDD abweichen sollte laut JDEC Spec. Habs nicht verifiziert.
 
Ok werde mich da durch wühlen müssen
 
im OCN wurde davon gesprochen, dass VDDQ nicht mehr als 6% von VDD abweichen sollte laut JDEC Spec. Habs nicht verifiziert.
soweit ich informiert bin ist das eine ganz alte Information - bis zu 200mV sind AFAIK wohl okay. Ein höheres Delta verbessert gleichzeitig die Signalqualität
 
@Wolf87 ok dann mach du weiter : )
 
im OCN wurde davon gesprochen, dass VDDQ nicht mehr als 6% von VDD abweichen sollte laut JDEC Spec. Habs nicht verifiziert.
Leider fairy tale :)
JEDEC bzw IC Vendors geben keinen Zielwert für derren ICs an.
Ebenso nicht die PMIC Hersteller.

Das einzige was angegeben wird, ist der maximale Richtwert von (bis 300mV delta innerhalb des Dimm's)
Boardpartner geben "bis 200 delta" an, jedoch ist dies falsch

Lass mich die erste Frage etwas später beantworten.
Es ist wie es ist, da ab dem 10mV mode, keine 5mV Werte eigegeben werden können.
//Jeder einzelne Binary Step ist 10mV lang (groß)
Anstelle (-5, X +5), ändert es sich auf (-10, X, +10) mV
Der PMIC hat weiterhin die Möglichkeit hoch und runter zu skallieren. Muss er damit sich Daten übertragen können.

Aber von der Nutzer sowie Bios Seite, macht es wenig Sinn auch nur zu versuchen die 5mV steps einzuhalten.
Es macht jedoch Sinn gleich selbst in seiner Rechnung zu runden, anstelle dem Board es zu überlassen mit potiental weiterer Bugs :-)
Besonders im OC mode.

Der Rest der Frage wird etwas schwierig zu beantworten sein, da ich zwar JESD-X zitieren kann
Jedoch Richtek sowie Renesas derren PMIC datasheets unter NDA halten. Theoretisch und logisch.
Über den OC mode werde ich dir nicht viel helfen können.
Beitrag automatisch zusammengeführt:

Ah ebenso ein Mythos ist, dass jeweilige Dimm-Vendors die MVDD=MVDDQ "theorie" einhalten müssen.
Es ist einfach eine Angewohnheit, bzw das "Telefon-Problem"
Man hört etwas und nimmt es als Regelwerk an.

Nirgendwo in den Specifications wird erwähnt dass es genau so sein muss. 🤭
 
Zuletzt bearbeitet:
da ich eh noch testen wollte, wie weit ich mit der VSoc runter kann, hab ich dann im gleichen Zug meine VDD auf 1.52v und VDDQ 1.50v angepasst. Ich hoffe, ich hab das jetzt richtig verstanden :ROFLMAO:
 
@gimme7 VDDQ wäre 1.460 V schau mal in die OC Tabelle da kannste es jetzt kalkulieren
ok, habs mal so übernommen. Karhu läuft jetzt durch die Nacht mit neuen Spannungen 1.52v / 1,46v. Vorher 1.5v /1.48v seit Wochen stabil.
6400C28-37-37-37-49-86

PS: Dimms werden auch nicht wärmer als vorher :)
 
@Wolf87 regeln für die datenvali -> darstellungsart -> pfeil

erübrigt sich das mit den regelmäßigen 32er schritten für zb trfc nicht ein wenig wenn man nicht glatte 6000mt und/oder den exakten trefi fährt?
trfc hat eine untergrenze, trefi eine temperaturabhängige obergrenze, jeweils siliziumabhängig und eher in ns anstatt clocks.
was wären sozusagen bessere trefi-schritte abseits von z.b. 54000 geht, 55000 aber nicht mehr, und das dazwischen ausloten ist praktisch zeitverschwendung?
 
as wären sozusagen bessere trefi-schritte abseits von z.b. 54000 geht, 55000 aber nicht mehr, und das dazwischen ausloten ist praktisch zeitverschwendung?
REFI depends on tRET @ target voltage @ target temperaturecase & refresh method.
Even has PCB layers as variable.

REFI 54000 has no binary step for the controller. Neither 55000
1710804191836.png

Input becomes invalid.
Memory while running in picosec, its not really on our worldclock.
ns targets are silly and only done @ 1.1v where everything scales cleanly (decimal)
Only for QA specification, but still not the way memory operates at. Neither the controllers have such fine granularity.
1710804302750.png

Even here, there is no way to set anything finer than that.
"nice looking numbers" you see are straight-out wrong. They have no mapping. Controller will not accept them.
Also those values need (value-1) as input, given decimal to hex to binary conversion. Value 0-65535. 0 is then a value.
32767 & 65535 herby are correct values. Same as 40959 & 49151.
Only for QA specification, but still not the way memory operates at. Neither the controllers have such fine granularity.
brave_1aBdKxgLax.png

1710805100595.png

To paint a perspective
You know how little 1ns is :d
1 sec = 1e12 ps & that value is then rounded/aligned with/by Herz.
It cant be thaat fine-granular :)
It doesnt move in our perceptiveness & even docs can't display that.
Its soo much faster and has to follow a logic.
 
Zuletzt bearbeitet:
Mich würden mal zwei Sachen interessieren und zwar:

Warum nutzen die meisten bei tCL, tRCD, tRP, tRAS usw. fast immer gerade Werte (28, 30, 32 etc.)?

Und haben tWRWRSD und tWRWRDD irgendwelche Auswirkungen auf die Performance? (stehen bei mir beide auf 15)
 
Hab den Spannungsbereich bis auf 2,12V erweitert
 
Seit wann ist wrrd von 4 auf 1 gewechselt und warum?
Beitrag automatisch zusammengeführt:

BTW. VMEM VDDQ Delta sollte ohne OC "0" bis 15 mV immer plausibel sein. Die Tabelle gibt das nicht her.
Beitrag automatisch zusammengeführt:

In Zeile 9 wünsche ich mir einen Hinweis auf Zeile 75
Beitrag automatisch zusammengeführt:

Alle Werte mit ns versehen fände ich auch prima ;)
 
Zuletzt bearbeitet:
@Bam_Bam wrrd ist abhängig ob du single oder dualsided Ram hast. Single ist es bei 1.
Hab da eine switch eingebaut um das jeweilige auszuwählen.

Veii schrieb ja kürzlich hier dass die Distanz also das Delta auch in 30 mv Schritten abläuft.

Das mit der Zeile 9 und 75 mach ich bei Gelegenheit.

Das mit den ns ist nice to have was für ein Mehrwert hat es und ein Newcomer verwirrt es denk ich mehr😉
 
also wären für trefi nur 65535-1024*n sinnvolle eingaben?
dann hält sich mein bios aber auf auto auch nicht dran:LOL:
 
So ich melde mich auch mal wieder. Habe neues Spielzeug: 2x24GB 6000mhz Expo RAM.
Ich will aber keine lahmen 6000mhz deshalb teste ich grade folgendes durch:
1710843243960.png


Ich bin noch nicht durch alle Timings zu optimieren aber die meisten sind fertig. Viel geht also nicht mehr. Läuft übrigens mit 1,43V
 
Hardwareluxx setzt keine externen Werbe- und Tracking-Cookies ein. Auf unserer Webseite finden Sie nur noch Cookies nach berechtigtem Interesse (Art. 6 Abs. 1 Satz 1 lit. f DSGVO) oder eigene funktionelle Cookies. Durch die Nutzung unserer Webseite erklären Sie sich damit einverstanden, dass wir diese Cookies setzen. Mehr Informationen und Möglichkeiten zur Einstellung unserer Cookies finden Sie in unserer Datenschutzerklärung.


Zurück
Oben Unten refresh