alkaAdeluxx
Enthusiast
Ja 32 GB gesamt aber 16er Riegel
[Sammelthread] Ryzen DDR5 RAM OC Thread
- Ersteller Reous
- Erstellt am
seppelchen
Foto-Master of 03/11
Weiß nicht warum das TM5 nicht richtig läuft... lief nur 10 Min., zwar ohne Error aber zu kurz. Was soll dieses Fenster? ich habe TM5 doch als Admin gestartet...
Wenn ich Ok drücke, erscheint es sofort wieder. Nach dem xten klick kommt eine Fehlermeldung und TM5 schließt sich. Ich starte jetzt mal Memtest...
Wenn ich Ok drücke, erscheint es sofort wieder. Nach dem xten klick kommt eine Fehlermeldung und TM5 schließt sich. Ich starte jetzt mal Memtest...
seppelchen
Foto-Master of 03/11
Ja, habe ich auch… rechtsklick auf die exe und dann Admin wählen. Keine Ahnung… an dem X3D kann es nicht zufällig liegen?
Ne hab auch einen x3d
T3rM!n4T0r
Enthusiast
- Mitglied seit
- 03.11.2004
- Beiträge
- 1.315
Nabend zusammen,
hier meine 6400 Einstellungen. Waren die ersten Durchläufe stabil, aber die aktuelle TM5-Version @1usmus zeigt relativ schnell fehler an.. y-cruncher läuft stundenlang ohne fehler durch...
hier meine 6400 Einstellungen. Waren die ersten Durchläufe stabil, aber die aktuelle TM5-Version @1usmus zeigt relativ schnell fehler an.. y-cruncher läuft stundenlang ohne fehler durch...
Zuletzt bearbeitet:
LuxSkywalker
Urgestein
6400CL28 ist wohl zu sportlich 😉
Probier doch erst mal CL30 - läuft das durch?
Das Delta von 300mV VDDQ zu VDD erscheint mir auch recht hoch. Reduzier mal auf 200mV
Probier doch erst mal CL30 - läuft das durch?
Das Delta von 300mV VDDQ zu VDD erscheint mir auch recht hoch. Reduzier mal auf 200mV
Bam_Bam
Experte
- Mitglied seit
- 09.01.2024
- Beiträge
- 417
Einmal mit Adminrechten starten, wegklicken, TM beenden. Reboot. Dann nochmal starten, neue config laden/beenden. TM5 neu starten. So lief es bei mir. Immer mit Adminrechten starten ist wichtig!
seppelchen
Foto-Master of 03/11
ok, teste ich gleich mal...
Memtest ist jedenfalls ohne Fehler durch. y-cruncher ebenfalls...
wenn TM5 jetzt mal durchläuft, dann gehts an die Spannungen.
Memtest ist jedenfalls ohne Fehler durch. y-cruncher ebenfalls...
wenn TM5 jetzt mal durchläuft, dann gehts an die Spannungen.
B
Bladee
Guest
Heute angekommen, was meint ihr, ist mein erster Durchlauf:
F5-6400J3239 @ 6200-32-36
F5-6400J3239 @ 6200-32-36
seppelchen
Foto-Master of 03/11
Es läuft mit Adminrechten, aber der Run dauert nur 10-11 Minuten. Ich habe x-mal alles probiert, jetzt muss halt Memtest genügen
LuxSkywalker
Urgestein
du musst die Config manuell anpassen - also das File welches du im TM5 auswählst
per default stehen da nur 3 Cycles drinne. Den Wert anpassen auf 25 😉
per default stehen da nur 3 Cycles drinne. Den Wert anpassen auf 25 😉
funkflix
Legende
Was ich bis heute nicht verstehe, unser absoluter Profi hier, also @Veii hat niemals - auch nur ansatzweise - auf einen meiner Posts reagiert, obwohl ich mir auch gerne Hilfe gewünscht hätte...
Hab ihn exakt einmal per PM angeschrieben, aber kam nie was zurück. Ist ja auch okay, er hat gesagt er kann nicht auf jede PM reagieren.
Sind meine Results zu gut um Tipps zu geben, oder mag der gute Herr einfach nicht auf mich reagieren? Erstes Bild auf maximale Bandwith gegangen, zweites Bild sind 24/7 Settings.
Hab ihn exakt einmal per PM angeschrieben, aber kam nie was zurück. Ist ja auch okay, er hat gesagt er kann nicht auf jede PM reagieren.
Sind meine Results zu gut um Tipps zu geben, oder mag der gute Herr einfach nicht auf mich reagieren? Erstes Bild auf maximale Bandwith gegangen, zweites Bild sind 24/7 Settings.
Zuletzt bearbeitet:
alkaAdeluxx
Enthusiast
Das sind A-Die oder? wegen tRFC (ns) 120
Bei mir läuft das gerade als 24/7 setting, hab aber M-Die, vielleicht hilft es dir, sehe aber gerade bis auf tWR, tTRRDS, tRRDL haben wir alles gleich
evtl liegt es am tWR wert?
mit den Spannungen hab ich mich noch gar nicht beschäftigt, wird das aber überhaupt richtig ausgelesen?
Bei mir sind aktuell VDD 1.6 / VDDQ 1.45 eingestellt, statt den VDD 1,2 / VDDQ 1,12 angezeigten werten.
Mit den 1.6 wollte ich CL26 testen, hab das aber nicht stabil bekommen.
seppelchen
Foto-Master of 03/11
alter Verwalter, das muss man ja erst einmal wissen
Na ja, das wäre erledigt.
Jetzt gehts an die Spannungen. Danke für euren Input
seppelchen
Foto-Master of 03/11
hey, bist du noch wach? Oder schon? 
Ich mache heute mal durch...
Die SOC Spannung ist jetzt bei 1,2V. VDDIO kann ich wie gesagt nichts einstellen, ist ausgegraut. TM5 hatte ich nachdem ein Wert geändert wurde für 3 Runs laufen lassen. Wenn instabil, kommen die Fehler eigentlich sehr schnell. Zumindest sehe ich so, ob es in die richtige Richtung geht.
7400MHz sind leider nicht stabil, auch ohne Optimierungen
Ich mache heute mal durch...
Die SOC Spannung ist jetzt bei 1,2V. VDDIO kann ich wie gesagt nichts einstellen, ist ausgegraut. TM5 hatte ich nachdem ein Wert geändert wurde für 3 Runs laufen lassen. Wenn instabil, kommen die Fehler eigentlich sehr schnell. Zumindest sehe ich so, ob es in die richtige Richtung geht.
7400MHz sind leider nicht stabil, auch ohne Optimierungen
LuxSkywalker
Urgestein
150mV sind dann okay - ja ist etwas doof das ZenTimings overvoltage VDD/VDDQ nicht richtig anzeigen kann
für 6400 28-37 brauche ich 1.5v. Du liegst da meicht drunter laut HWInfo. Teste mal mit 1.5 bis 1.52v. Wenn das nicht hilft, müssen wir mal in das TM5 Error Sheet gucken (habs am smartphone gerade nicht griffbereit)
Hast recht, 28-36.
T3rM!n4T0r
Enthusiast
- Mitglied seit
- 03.11.2004
- Beiträge
- 1.315
Nun auf CL30, und Spannungen etwas angepasst:
Aktuell im Bios:
Vcore SOC 1.300V
CPU_VDDIO_MEM 1.400V
DDR_VDD Voltage 1.430V
DDR_VDDQ Voltage 1.400V
========= TestMem5 Log File =========
Config: Default @1usmus_v3
Testing window size 2012 MB
Start testing at 0:44, 2.1 GB x 12
Error in test #8 after 0:30.32.
Error in test #0 after 1:50.49.
Testing has been completed after 1:54.15.
Errors found: 24.
Anhänge
Womöglich gab es wohl nichts zu kommentieren, oder einen Grund weswegen ich dir nicht auf die Nerven gehen wollte
Entweder machst du alles richtig, oder es war Hoffnungslos
Ich weiß es nicht
Gerade eben versucht bei deinem Profil auf "ältere Nachrichten anzeigen" zu gehen
Aber ich musste 9x darauf drücken um zu dem letzten Ryzen DDR5 post zu gelangen, worin die rede von
"Msi Tomahawk läuft & ich habe nicht besonders viel getestet, 7800 müsste gehen"
war
Diese Nachricht liegt 9-10 Seiten zurück
Zu postest einfach viel , haha.
Selbst wenn ich versuchen würde nachzuschauen was deine letzte Aktivität war ~ es ist hoffnungslos etwas zu finden
Positiv dass du soo sehr auf LUXX aktiv bist, aber für mich ~ ich weiß nicht, es gab bis jetzt keinen Grund "nachzuforschen".
Kann eine Mischung aus "habe ich einfach nicht bemerkt" oder "überlesen" sein.
Ich bekomme @ mention pings selten.
Quotes kommen , pings eher selten. Aber ich denke das hat man schon bemerkt, worin/wenn ich meistens nur im Intel Thread aktiv bin
Bzw hier und da mal für eine Woche abseits des Forums bin
Hiermit habe ich ein Problem,
Aber , wenn es für dich läuft ~ wieso sollte ich dir auf die Nerven gehen
Ich denke du könntest womöglich übersehen dass die potential Bandwidth andersseitig kommt und nicht durch timings hinuntersetzen.
Sondern eher dass die Distanz zwischen manchen Timings niedriger wurde. Nicht dass die fokussierten Timings selbst den Zugewinn bringen.
zb:
~ mit einem FAW unter 32 machst du dir die "amount of bits per transfer" hinüber. Typisches 4+4 IC UDIMM (per Seite), läuft auf 1KB pagefile size.
1KB Pagefile size ist immer FAW 32. Die RRD_X *4 regel gibt es nicht mehr, den der Ram wurde in 2 geteilt und die Rückseite von der Vorderseite isoliert.
~ Das selbe mit RRD_S++ , zwar haben wir 2x 32bit links pro channel (AMD müsste es genau so rennen wie Intel oder sie Teilen den Link irgendwo in der mitte /2)
Jedoch gehen Reads durch eine synchronization der Differentiellen Leitungen, sprich wie Ebbe und Flut zeigt sich durch das leichte bewegen nach vorne und hinten ~ die Datentransfer.
Bei dem Ebbe & Flut Beispiel, zeigt es die Gravitation bzw distanz zu dem Mond.
Durch das leichte hin und her bewegen der gebildeten VREF im DQ (Data Line) und DQS (Data Strobe Line) , werden Daten hin und her gesendet.
Weswegen das genaue trainieren auch so wichtig ist. Es sind 60 Rails welche synchronisiert werden müssen.
Zu dem Thema nochmal ~ den man sollte den Hintergrund verstehen.
Innerhalb des RAMs werden diese Signal Strobes im 16er Tackt ausgeführt (als Roundtrip)
Read BurstLength & Write Burstlength sind 16nCK (auf der DIMM Seite).
Burst chop, also der einseitige command, ist 8 nCK lang.
D.h, dass jeder Read nur ab 8 nCK geschehen kann.
Gleichgültig wie man den RAM Stick anspricht. Er kann nur im 8er Tackt arbeiten.
Somit es wenig Sinn macht wenn zwischen den Bankgroups, aka der Rd to Rd_Short jump, nur 4 clock lang ist.
Er wird immer in einer "pause" condition bleiben, oder er wird dadurch writes ignorieren, welche zwischen den Reads geschehen.
// natürlich würde es gehen, aber du hast bei jeder Aktion eine Reaktion ~ "you trade in something for this silly/spec-breaking change"
~ WTR_ (S)
Writes,
Writes geschehen immer zwischen den 8nCK reads.
Der erste write ist genau die hälfte davon bei 4nCK (genau mittig während ein read läuft) ~ da writes jederzeit geschehen dürfen und Zellen keine Spannung dadurch verlieren.
Jedoch der zweite aufeinanderfolgende write, geschieht dann nach 8nCK pause.
Sollte es kein RD (+WR), pause, RD ~ sein
Sondern ein Rd (+WR), pause, + WR
werden zwei aufeinanderfolgende Writes immer 12nCK brauchen, 4+8nCK.
Um sich kurz zu fassen,
Wr To Rd_Short (WTR_S) braucht 4nCK , aber _L absolutes minimum 12.
Im optimierten fall , 24.
Desweiteren gehen Writes nur auf 4nCK , da diese von der CPU gesteuert werden und ausgehen.
AMDs tBURST minimum liegt auf 3nCk , weswegen auch immer. Es kann sein dass das WTR_S minimum 3 ist (hier)
Reads jedoch können das nicht. Sie unterliegen dem RAM Stick limit , welches bei UDIMM 8nCK ist.
Wenn man sich die tRd 2 Wr (tRDWR) Formel anschaut, bleibt es
CAS-CWL+BL/2+OdtOnLat+WrPRE
2+8+1+2 (2 bis 4) ~ sprich 13 bis 15.
Mehr , verlangsamt wann Writes ausgeführt werden können und "kann" stabilität bringen.
Aber zuu viel , über 19-20 , wird zu einem Problem mit zu tiefen WTR_
Fast alle Timings können überlappen, und alle timings gehen in paaren von 2 oder 3.
Niemals ändert man nur einen Wert.
Y-cruncher component stress tester
Key 1 enter, 7 enter (all tests), 0 enter (start)
5 loops minimum aka 70min. 6 sind besser, 84min.
Y-cruncher (v0.8.2 old)
Wormhole - Simple, private file sharing
Wormhole lets you share files with end-to-end encryption and a link that automatically expires.
wormhole.app
Du hast dir die configs genommen, jedoch nicht das TM5 frisch entpackt.
Das gesendete ist eine andere EXE mit einer anderen config.
Das Fenster muss pro kern auf "ok" bestätigt werden.
Bei dem nächsten Neustart erkennt es windows und läuft dann normal.
Sollte der TM5 timer laufen ohne dass die Tests fertigwerden (über 2min ohne Fortschritt)
Dann ist einer der Threads gecrasht.
Zuletzt bearbeitet:
Brauchst du wirklich soviel SOC Spannung? Sobald es stabil ist kannst damit ja mal runter gehen.
ProcDQ schwächer, 40-48ohm
Ein RTT Problem, welches gleichzeitig mit RRD & WTR zusammenhängt
Potentiell WTRS 7 und das Problem ist temporär gelöst.
Ansonnsten muss man an den RTTs schrauben.
Ein Thermal Problem auf jeden Fall,
jedoch eher ein RTT Problem.
RFC ist halt auch zu tief. 416 RFC sollte vorerst genügen.
Beitrag automatisch zusammengeführt:
Kann eine MSI sache sein. Dass es womöglich ein "VDD, VDDQ, VDDIO sync" Schalter gibt
Ansonnsten in AMD Overclocking (Advanced menu) einstellbar.
APU & VDDIO Voltage.
Bless autocorrection
Stunden heißt denke ich nicht 2-3
Aber ~90min ist ein guter Richtwert für alle y-cruncher tests.
Zuletzt bearbeitet:
Sollte man bei SS UDIMM mal gegentesten.
Ob es irgendwas anstelle dem WRWR 6 bringt.
Es könnte sein dass ich einen Fehler hätte und es 12nCK sein muss.
Obwohl SD, DD, SC, SCL mathematische Formeln (delays) sind. Keine fixierten Werte.
Aida, PyPrime 1b, SiSandra InterThread, Y-cruncher FFT & VT3.
Beitrag automatisch zusammengeführt:
Oder es genau richtig ist, da 2 MC-Links pro RAM-Slot. Welches nur die Writes beeinflusst.
// Ich kann nur nicht sagen ob es ein 64bit link ist welcher in 2 geteilt wird, oder 2 individuelle 32bit links ~ bei AMD. Intel hat individuelle 2x32bit MC-Links.
// AMD interleaved gerne durch die APU anstelle durch den RAM stick.
Wie man auf 128bit bus kommt, ist mir fraglich.
Ich könnte falsch liegen, aber weder Intel noch AMD in der aktuellen SKU haben einen 128bit bus.
Sondern nur (2 channel x 2* standalone 32bit links bzw 2 channel x 1nen 64bit link welcher irgendwo in-2 geteilt wird).
Zuletzt bearbeitet:
Pulverkuss
Enthusiast
Moin Moin,
ich habe mir veii`s Settings https://imgur.com/a/mTeA5jB übernommen...nur komme ich bei weitem nicht auf die Ergebnisse wie sie sollten.
Habe ich etwas übersehen???
ich habe mir veii`s Settings https://imgur.com/a/mTeA5jB übernommen...nur komme ich bei weitem nicht auf die Ergebnisse wie sie sollten.
Habe ich etwas übersehen???
Anhänge
Es liegt an dem Datumsunterschied
Solch viel CO funktioniert nicht mehr und hat eher den negativen Einfluss
Bei dir ist Geardownmode an.
Die RTTs wurden komplett ignoriert.
Ich rannte hier 2100 FCLK.
Glaube das Ergebniss war noch auf M-Die.
Du boostest bis 5050MHz (angeblich) , jedoch ist das Bild ein 5.7 Boost bzw 5.25 in y-cruncher.
Das näherste an einem X3D (wobei du dir leicht die Zähne ausbeißen wirst)
Wäre
AMD DDR5 OC And 24/7 Daily Memory Stability Thread
www.overclock.net
Gegen 59ns ist dein Ziel
Bekommst du hin
Soo "speziell" ist es nicht. Ich bin nicht speziell
Nun CAS 26 ist schwer, aber nun ja~
Einfach nicht aufgeben 💪
Ähnliche Themen
