Werbung
Einst waren die AVX-Instruktionen auch bei den Endnutzer-Prozessoren eine wichtige Funktion. Allerdings strich Intel die Unterstützung dieser ISA (Instruction Set Architecture) bei den Core-Prozessoren, da einerseits eine Unterteilung in Kern-Architekturen für Core- und Xeon-Prozessoren vorgenommen wurde und andererseits mit der Einführung der Efficiency-Kerne auch eine ISA-Kompatibilität zwischen den P- und E-Kernen hergestellt werden sollte. Da die E-Kerne kein AVX-512 unterstützten, wurde dies kurzerhand bei den P-Kernen deaktiviert.
Bereits seit der Vorstellung bzw. Einführung von AVX10 und APX ist bekannt: AVX10.1 ist nur ein Zwischenschritt und wird auch nur für die Xeon-Prozessoren mit Performance-Kernen zur Verfügung stehen. AVX10.2 soll dann sowohl auf Performance- wie auch Efficiency-Kernen unterstützt werden.
Soweit ist dies aber keine neue Erkenntnis. Die Unterstützung von AVX10.2 soll sowohl für die nächste Generation der E-Kern-Xeons (Clearwater Forest) wie auch der P-Kern-Xeons (Diamond Rapids) bereitstehen.
Neu ist die Nennung der Unterstützung von AVX10.2 für die zukünftigen Desktop-Prozessoren alias Nova Lake.
Datenschutzhinweis für Twitter
An dieser Stelle möchten wir Ihnen einen Twitter Feed zeigen. Ihre Daten zu schützen, liegt uns aber am Herzen: Twitter setzt durch das Einbinden des Applets Cookies auf ihrem Rechner, mit welchen sie eventuell getracked werden können. Wenn Sie dies zulassen möchten, klicken Sie einfach auf diesen Feed. Der Inhalt wird anschließend geladen und Ihnen angezeigt.Ihr Hardwareluxx-Team
Tweets ab jetzt direkt anzeigen
Einst waren die AVX-512-Instruktionen ein herausstechendes Merkmal der Prozessoren von Intel. Schon immer war deren Ausführung aber kompromissbehaftet, denn die extremen breiten Befehlssätze füllen die Rechen-Pipeline der CPU-Kerne fast vollständig aus. Die Auslastung ist deutlich höher als bei den "einfachen" Integer- oder Fließkommaberechnungen. Bei den Xeon-Prozessoren führt dies dazu, dass der Takt deutlich reduziert wird, sobald AVX-512-Instruktionen verwendet werden. Teilweise geht es in den Bereich von 3 GHz und weniger.
AMD hingegen baute seine Unterstützung von AVX-512 stetig aus. Kann die Zen-4-Architektur zwei 256 Bit breite AVX-2-Instruktionen noch nur zusammenführen, sind die Fließkomma-Einheiten in der Zen-5-Architektur mit einem 512 Bit breiten Datenpfad ausgelegt. Damit kann AMD nativ AVX-512-Befehlssätze ausführen und dies bei vollem Takt.
Details zu AVX10.2 und der Umsetzung erwarten wir mit den ersten offiziellen Details zu Clearwater Forest. Diese Prozessoren sollen im kommenden Jahr erscheinen.
Im Text werden allerlei Codenamen genannt. Eine Übersicht aller Codenamen, Zeiträume und geplanten Fertigungsschritte für die zukünftigen Prozessoren von AMD und Intel bekommt ihr hier.
