> > > > ISC 2018: Intels Omni-Path mit 200 GBit/s – Fujitsu mit 56 ARM-Kernen

ISC 2018: Intels Omni-Path mit 200 GBit/s – Fujitsu mit 56 ARM-Kernen

Veröffentlicht am: von

supercomputerNeben einer neuen Liste der Top500-Supercomputer stellen einige Unternehmen auf der International Supercomputing Conference 2018 in Frankfurt auch noch einzelne Neuheiten vor. Intel ist in diesem Segment besonders stark und in 95 Prozent aller Supercomputer vertreten. Allerdings ist Intel nur noch an 27 Prozent der neuen Supercomputer beteiligt.

Dennoch arbeitet man bei Intel natürlich an zukünftiger Hardware für dieses Segment. Bereits heute spendiert Intel einigen Xeon-Prozessoren einen FPGA, zukünftig werden solche Produkte eine noch größere Rolle spielen. Cascade Lake-AP wird ein erstes MCM-Design von Intel sein und die aktuellen Xeon-Phi-Beschleuniger, deren Entwicklung abgeschlossen bzw. eingestellt wurde, werden in Form des Ice Lake Scalable Xeon zu Xeon H werden.

Im kommenden Jahr will Intel seinen Interconnect Omni-Path Architecture (Intel OPA200) beschleunigen. Dieser kommt unter anderem bei einen Xeon-Phi zum Einsatz, wird aber weiter in andere Produkte integriert werden. Intel will die Bandbreite von Omni-Path von 100 auf 200 GBit/s verdoppeln. Damit wäre Omni-Path ebenso schnell wie NVIDIAs NVLink 2.0.

ARM-Server leben weiter

Serverprozessoren mit ARM-Architektur wurde noch vor kurzer Zeit eine rosige Zukunft prophezeit. Von dieser Euphorie ist nicht mehr allzu viel übrig, auch wenn Cavium und Qualcomm inzwischen entsprechende Produkte auf dem Markt haben. Zwischenzeitlich war sogar von einer Einstellung des Geschäftsbereiches seitens Qualcomm die Rede. Großes Manko der ARM-Prozessoren für Server ist die fehlende Softwareunterstützung.

Fujitsu hat in groben Zügen nun ebenfalls einen Serverprozessor mit ARM-Architektur vorgestellt. Dieser ist auf Vektorberechnungen spezialisiert (Armv8-A SVE) und kann bis zu 56 Kerne anbieten. Diese maximale Anzahl wird man in der Praxis aber selten sehen. Wie auch bei den Xeon-Phi-Beschleunigern sind aufgrund der Fertigung nicht immer alle Kerne funktionsfähig und aktiv. Außerdem kommt es ganz auf den Anwendungsbereich des jeweiligen Knotens an, in welcher Konfiguration der Chip betrieben wird. Als reiner Compute-Knoten sollen die Prozessoren in einer 48+2-Konfiguration arbeiten, als I/O-Knoten in 48+4 - also mit 52 Kernen. Ob überhaupt jemals alle 56 Kerne aktiv sind, ist nicht bekannt. Allerdings hält sich Fujitsu mit technischen Daten auch noch stark zurück und will diese zu einem späteren Zeitpunkt veröffentlichen.

Japan will einen Supercomputer auf Basis des neuen Chips aufbauen. Dieser soll zwischen 30 und 40 MW verbrauchen und wäre damit deutlich stromhungriger, als andere Systeme aus der Top500-Liste. Wie schnell der entsprechende Supercomputer dann wird, hängt auch von seiner Effizienz und den weiteren Komponenten ab.