Bei letzten Punkt bin ich zwiegespalten. Ich habe hier die 1:4:2 Regel schon gelesen aber safedisk hat im Overclokers forum für sein Setup dies auch nicht eingehalten..
hier der Post dazu:
er hat:
TccdL 14
TccdL_WR 40
TccdL_WR2 24
Wieso RC auf 59? müsste doch dann 79 sein?!
xxx schau einfach in deine SPD vom RAM, die Timings gibts schon 400 Jahre!
weiter trenn dich von "Anzahl an takten" das ist das was du als Timings bezeichnen würdest. Beim RAM sind die Masse der timings nicht als eine Anzahl von Takten hinterlegt sondern als Zeit weil das ganze eben keine feste Werte sind sondern absolut immer abhängig vom Speichertakt, die einzig richtige Einheit ist daher auch ns. Damit hast du dann genau einen Wert den du dann wieder dem aktuellen Speichertakt zuordnen kannst. Jedes Wald und Wiesen DDR5 Modul hat .... copy und Paste:
Read to Read Command Delay for Same Bank Group (tCCD_L): 5.000 ns
Write to Write Command Delay for Same Bank Group (tCCD_L_WR): 20.000 ns
Write to Write Command Delay for Same Bank Group, Second Write not RMW (tCCD_L_WR2):10.000 ns
Safedisk hat DDR8800, seine 14/40/24 entsprechen also 3,19ns/9,09ns/5,45ns/ das ist wie alles einfach planlos mal halbieret worden und weil Runde 2er Zahlen geil sind eben so gewählt.
Die ganzen Tips hier von den xxx aller xxx ... vergiss den xxx! "Ach mach eben +4 und hier +2" ist xxx! Darum versagt auch die Exeltabelle die hier herum schwirrt, Bei der Masse der "timings" wird der aktuelle Takt in keinster Form berücksichtig! Wenn man nur ein einziges mal die Basiswerte in ns angegeben hätte dann könnte man mit der Auswahl des Taktes das ganze zumindest 1:1 in alle Richtungen skalieren lassen, Man könnte auch einfach sagen, mach mir alles 10% "schneller"
Wenn ich alle Timings habe bei DDR6000 in ns dann klicke ich in meiner angepassten Exelliste die hier mehrfach gelöscht wurde einfach auf DDR8000 und habe die neuen Timings, alles was das Bios hergibt. die ns belieben gleich, nur der Takt geht hoch, danach kann ich alles in % runterfahren, soweit bis eine definierte Grenze kommt. Auch da gibt von AMD oder dere JEDEC harte Limits schön dokumentiert, auch die ist die grenze X ns, oder X muss Y ns länger sein als darf aber nich großer als XX sein.
Wenn ich mir die Grütze mit dem "neuen Mixmode" anseh ... auch hier, steht schon immer so im SPD, wurde von AMD nur so nicht genutzt, da muss man nichts rätseln die 3 Werte stehen klipp und Klar im SPD, auch eben wieder in ns!
Wald und Wiesen Hynix A Standard:
tRFC 295ns
tRFC2 160ns
tRFCsb 130ns
Das wären jetzt einzig bei DDR6000 dann
885
480
390
bei DDR8000 sind es .... na wer kann rechen?
Jetzt haben ganz große OC DAUs über Jahre an Tests herausgefunden das man mit Hynix A auch einen tRFCsb von 120ns kann das sind ganze ~7,7% weniger als die ach so dummen Hersteller angegeben haben, wo liegt jetzt das Problem die beiden andren Timings wenn ich die einheit ns beibehalte um ebenfalls 7,7% zu reduzieren? Nirgends! Man macht aber eine Wissenschaft darfaus weil man hier völlig planlos ist!
Geil das ein Nutzer noch immer seinen Namen mit einem Wortfilter schützen lässt! Kindergarten bleibt Kindergarten auch wenn er sich hier als Experte brüstet
Ich versuche gerade herauszufinden was mein board stock als tCCD_L/_WR/WR2 setzt.
Hmm muss wohl einen full dump machen.
Und wieder spricht es von Sachen von denen es keine Ahnung hat und macht Wissenschaften daraus wo keine sind.
Danke auch an den Mod fürs wiederholte Zensieren der einzigen Wahrheit, die darf wohl nur nachts von 0-8uhr stehen bleiben wenn sie schlafen.
WRSCL działa z 3. RDSCL nigdy nie uruchamia się z 3. Co sądzisz o tWR? Czego szukasz -> 40, ale teraz 36?
Danke
ob das auch für AMD gilt
