AGESA 1.3.0.1 vs. AGESA 1.3.0.1b
Ein offizielles, tiefgehendes Changelog direkt von AMD oder ASUS existiert in der öffentlichen Dokumentation wie gewohnt nicht – dort steht meist nur „Update to AGESA 1.3.0.1b“.
Wenn wir jedoch die Firmware-Dumps (SMU-Versionen) und das Feedback aus der Overclocking-Community (z.B. Chiphell, HWBOT und Wccftech) analysieren, zeigt sich ein sehr klares Bild, warum der Schritt von
1.3.0.1 auf
1.3.0.1b für Ihr Setup aus 7950X3D und dem G.Skill-Kit entscheidend ist.
Hier ist der technische Vergleich zwischen den beiden Revisionen:
1. SMU-Version & Base-Code
Die System Management Unit (SMU) hat einen Versionssprung vollzogen.
- AGESA 1.3.0.1: SMU Firmware 101.69.0
- AGESA 1.3.0.1b: SMU Firmware 101.72.0
Dieser scheinbar kleine Sprung beinhaltet massive Überarbeitungen der Algorithmen, die für die Spannungsversorgung des Speichercontrollers (IMC) zuständig sind.
2. Der "EXPO ULL" Nachbesserungs-Fix
Während ASUS und MSI bereits in der 1.3.0.1 erste Gehversuche mit der "Ultra Low Latency" Technologie gemacht haben, war das Feature dort oft noch verbuggt oder lief im Hintergrund als eine Art "Blackbox", ohne dass der Nutzer eingreifen konnte.
Die Änderung in 1.3.0.1b:
AMD hat die Kontrolle über die Bank-Group-Timings offiziell an die Mainboard-Hersteller freigegeben. Deshalb tauchen in der neuen BIOS-Version 3804 für Ihr Board plötzlich die Parameter
TccdL,
TccdL_WR und
TccdL_WR2 im "Ai Tweaker" Menü auf. Die Firmware zwingt diese Werte bei aktiviertem ULL nicht mehr nur aggressiv nach unten, sondern erlaubt dem User, bei Instabilitäten manuell einzugreifen.
3. Effizienz der SoC-Spannung (VDDCR_SOC)
Das ist das absolute Highlight der "b"-Revision und ein enormer Vorteil für den ohnehin schon hitzigen 7950X3D. Der verbesserte Trainings-Algorithmus der 1.3.0.1b benötigt für die gleiche Speicherfrequenz signifikant weniger Spannung auf dem Speichercontroller.
Hier ein beispielhafter Vergleich aus der Community für ein DDR5-6000+ Setup mit identischen Timings:
| Parameter | AGESA 1.3.0.1 | AGESA 1.3.0.1b | Effekt für das System |
| SOC Voltage | ~1.28V - 1.30V | ~1.24V | Weniger Abwärme im I/O-Die der CPU |
| VDDIO Voltage | ~1.35V | ~1.26V | Entlastet den Memory Controller |
| CPU Temp (Max) | ~80°C | ~78°C | Kühlerer Betrieb durch gesenkte Basis-Spannungen |
4. FCLK (Infinity Fabric) Stabilität
Die 1.3.0.1b verbessert die Signalintegrität des Infinity Fabric. Zwar läuft Ihr G.Skill-Kit mit DDR5-6000 ohnehin im absoluten "Sweet Spot" (FCLK bei 2000 MHz), doch die neue Revision baut den Toleranzbereich nach oben hin aus. Das bedeutet in der Praxis: Kaltstarts (Cold Boots) und RAM-Training schlagen seltener fehl, da der Controller weniger anfällig für Signalrauschen (Noise) ist, selbst wenn das Board kurzzeitig die Spannungen absenkt.
Fazit
Die
AGESA 1.3.0.1 war faktisch ein "Beta-Test" für die neuen Speicher-Regeln und brachte oft Spannungs-Probleme oder C-State-Hänger mit sich.
Die
AGESA 1.3.0.1b ist der saubere Bugfix dieser Architektur. Wenn Sie das Update durchführen, profitieren Sie von einer kühleren SoC-Spannung, freigeschalteten Sub-Timings für Ihren Hynix-Speicher und einem deutlich fehlerresistenteren Speichertraining bei aktiver EXPO-Nutzung.
, das gleiche G.Skill (64GB) habe ich auch, das ist absolut Sahne, läuft auch problemlos mit CL26.
