Intel AVX10.2: Ab Nova Lake auch wieder in P- und E-Kernen

Thread Starter
Mitglied seit
06.03.2017
Beiträge
113.363
Einst waren die AVX-Instruktionen auch bei den Endnutzer-Prozessoren eine wichtige Funktion. Allerdings strich Intel die Unterstützung dieser ISA (Instruction Set Architecture) bei den Core-Prozessoren, da einerseits eine Unterteilung in Kern-Architekturen für Core- und Xeon-Prozessoren vorgenommen wurde und andererseits mit der Einführung der Efficiency-Kerne auch eine ISA-Kompatibilität zwischen den P- und E-Kernen hergestellt werden sollte. Da die E-Kerne kein AVX-512 unterstützten, wurde dies kurzerhand bei den P-Kernen deaktiviert.
... weiterlesen
 
Wenn Du diese Anzeige nicht sehen willst, registriere Dich und/oder logge Dich ein.
Wirklich gestrichen wurde AVX-512 (bald dann halt AVX10.2) aber erst bei/ab Gen.13 RaptorLake. ;)
Bei AlderLake only P-Core Prozis war das noch, je nach UEFI Version bzw. bei Asus via Mod., durchaus aktivierbar (zb. 12100/12400).
 
Einst waren die AVX-Instruktionen auch bei den Endnutzer-Prozessoren eine wichtige Funktion. Allerdings strich Intel die Unterstützung dieser ISA (Instruction Set Architecture) bei den Core-Prozessoren, da einerseits eine Unterteilung in Kern-Architekturen für Core- und Xeon-Prozessoren vorgenommen wurde und andererseits mit der Einführung der Efficiency-Kerne auch eine ISA-Kompatibilität zwischen den P- und E-Kernen hergestellt werden sollte. Da die E-Kerne kein AVX-512 unterstützten, wurde dies kurzerhand bei den P-Kernen deaktiviert.
... weiterlesen
@Andreas Schilling

 
Ich finde es schade das Intel AVX-512 aus den P-Cores deaktiviert oder entfernt hat.

Jetzt mit Nova Lake es doch wieder zu unterstützen hätte man sich auch sparen können. Denn Nova Lake kommt ja wohl erst 2027, und dann wird es noch ziemlich lange Dauern bis Nova Lake ein nennenswerte Verbreitung hat, vorallem wegen dem neuen Sockel 1954.

Und irgendwann bis es 2030 oder 2031 und die meisten Alder Lake, Raptor Lake, Arrow Lake, Meteor Lake und Lunar Lake ausgemustert sind wird es wohl Zeit für AVX-1024 oder AVX 11 dann.
 
Nova Lake kommt ja wohl erst 2027
Es dürfte eher so Oktober oder November 2026 werden, wenn man nach den Release Dates der letzten Generationen geht.
dann wird es noch ziemlich lange Dauern bis Nova Lake ein nennenswerte Verbreitung hat, vorallem wegen dem neuen Sockel 1954.
Nicht jeder hat eine Allergie dagegen sein Mainboard zu wechseln.
Und irgendwann bis es 2030 oder 2031 und die meisten Alder Lake, Raptor Lake, Arrow Lake, Meteor Lake und Lunar Lake ausgemustert sind wird es wohl Zeit für AVX-1024 oder AVX 11 dann.
Mag sein, aber es gibt ja schon Software die AVX-512 nutzt, wobei dies nur dann wirklich eine deutliche Performancesteigerung zu bieten scheint, wenn man ordentlich von Hand optimiert und die kann dann eben den Codepfad mit AVX-512 nutzen, wenn die CPU es unterstützt. Man muss also nicht warten bis es genau Nova Lake CPUs in der freien Wildbahn gibt, damit es auch genutzt wird.
 
"Schon immer war deren Ausführung aber kompromissbehaftet, denn die extremen breiten Befehlssätze füllen die Rechen-Pipeline der CPU-Kerne fast vollständig aus. Die Auslastung ist deutlich höher als bei den "einfachen" Integer- oder Fließkommaberechnungen. Bei den Xeon-Prozessoren führt dies dazu, dass der Takt deutlich reduziert wird, sobald AVX-512-Instruktionen verwendet werden. Teilweise geht es in den Bereich von 3 GHz und weniger."
Soweit ich weiß ist die Taktreduzierung notwendig weil die AVX512 Recheneinheiten bei betrieb eine höhere Core-Spannung benötigen.
Für die Spannungsanhebung sorgt ein Schalter an den FIVR, an den (eingangs) SVID kann man es nicht ablesen.
 
Nova Lake wird schon richtig spannend. Es soll drei Compute-Konfigurationen geben. Hier die drei:

1. Die alte 8P + 16E Konfiguration, dann mit neuen P- und E-Kernen die mehr Leistung bringen. Die zweite Compute-Kachel wäre hier leer.
2. Die alte 8P + 16E plus erweitertem Cache, vor allem L3-Cache, wie bei X3D. Da der zusätzliche Cache als SRAM ebenfalls mehr Chipfläche verbraucht werden Teile von der zweiten Compute-Kachel verbraucht
3. Zwei volle 8P + 16E Compute-Kacheln in der Konfiguration. Man fragt sich wer die braucht und ob es ebenfalls zu Zwischen-Kachel-Latenzen wie bei der AMD Zwischen-CCD-Latenzen und der ungeliebten AMD-Infinity-Brücke kommt. Weil hier beide Kacheln ganz verbraucht werden kann hier der erweiterte Cache nicht zum Einsatz kommen, es fehlt einfach an Platz.

Alle Stücke kommen dann mit einer wahrscheinlich deutlich leistungsfähigeren iGPU und Celestial-Architektur. Aufbohren kann Intel noch die Plattform-Controller-Kachel, die SoC-Kachel und die NPU. Man darf gespannt sein, es dauert leider noch etwas mehr als ein Jahr.
 
Zuletzt bearbeitet:
Soweit ich weiß ist die Taktreduzierung notwendig weil die AVX512 Recheneinheiten bei betrieb eine höhere Core-Spannung benötigen.
Von einer Spannungserhöhung haben ich in dem Zusammenhang nie gehört, aber weil die Register und Rechenwerke eben 512 Bit breit sind, erhöht sich die Leistungsaufnahme und damit diese das Power Limit nicht übersteigt, muss eben der Takt sinken. Man kann dies auch vermeiden, wenn man die CPUs mit offenen Power Limits und natürlich dann entsprechender Kühlung betreibt, aber bei den Xeons ist dies eher keine Option.
3. Zwei volle 8P + 18E Comute-Kacheln in der Konfiguration.
Also ich haben bisher nur von 8P und 16 Kernen gehört, wovon dann zwei verbaut sein können und dazu soll es 4 LPE Kerne in einem anderen Tile geben. Die e-Kerne werden ja auch bisher alle im in Gruppen zu 4 verbaut und freigeschaltet, weshalb 18 e-Kerne unwahrscheinlich erscheinen. Die LPE Kerne dürfte es auch bei den anderen Modellen geben, wenn sie es wirklich in die Desktop CPUs schaffen.
Zwischen-Kachel-Latenzen wie bei der AMD Zwischen-CCD-Latenzen und der ungeliebten AMD-Infinity-Brücke kommt.
Wie hoch die Latenz zwischen den CPU Tiles sein wird, muss man abwarten. Man sollte aber nicht vergessen, dass diese bei AMD recht weit voneinander entfernt sind und über das I/O Die kommunizieren müssen und dabei die IF verwenden, über die auch alle I/O (also auch RAM) Zugriffe gehen. Intel wird EMIB nutzen, also Halbleiter Interposer die viel, viel mehr Verbindungen erlauben als die BGA Technik die AMD bei den RYZEN und EPYC CPUs bisher nutzt. Von daher sollte das Potential für weit geringere Latenzen vorhanden sein, auch wenn die Latenzen zwischen den Kernen der beiden Tiles wohl höher als die zwischen den Kernen eine Tiles ausfallen dürfte.
Man darf gespannt sein, es dauert leider noch etwas mehr als ein Jahr.
Ja und von 24 auf 52 Kerne wäre der größte Sprung den man überhaupt je für die Mainstream Plattform gesehen hat.
 
Also ich haben bisher nur von 8P und 16 Kernen gehört, wovon dann zwei verbaut sein können und dazu soll es 4 LPE Kerne in einem anderen Tile geben. Die e-Kerne werden ja auch bisher alle im in Gruppen zu 4 verbaut und freigeschaltet, weshalb 18 e-Kerne unwahrscheinlich erscheinen. Die LPE Kerne dürfte es auch bei den anderen Modellen geben, wenn sie es wirklich in die Desktop CPUs schaffen.
Genau, die kamen immer im Viererpaket. Aber wie kommst du auf 18? 12, 16, 20 wäre möglich. Halte 4*4 für sehr wahrscheinlich für den Vollausbau, der U7 wird ja 12/16 haben mit einem Paket teildeaktiviert. Es kommen dann eventuell zwei solcher Compute-Kacheln wie beschrieben, dann sind es 16 P-Kerne und 32 E-Kerne, also 48. HT soll auch wieder kommen aber ob es das schon ins Nova Lake schafft, weiß ich nicht.
Wie hoch die Latenz zwischen den CPU Tiles sein wird, muss man abwarten. Man sollte aber nicht vergessen, dass diese bei AMD recht weit voneinander entfernt sind und über das I/O Die kommunizieren müssen und dabei die IF verwenden, über die auch alle I/O (also auch RAM) Zugriffe gehen. Intel wird EMIB nutzen, also Halbleiter Interposer die viel, viel mehr Verbindungen erlauben als die BGA Technik die AMD bei den RYZEN und EPYC CPUs bisher nutzt. Von daher sollte das Potential für weit geringere Latenzen vorhanden sein, auch wenn die Latenzen zwischen den Kernen der beiden Tiles wohl höher als die zwischen den Kernen eine Tiles ausfallen dürfte.

Ja und von 24 auf 52 Kerne wäre der größte Sprung den man überhaupt je für die Mainstream Plattform gesehen hat.
Ja hoffen wir auf kurze Latenzen und ein gutes Gesamtpaket, die IF von AMD ist wie gesagt ein richtiger Fail. Es wären dann 48 Kerne, was aber trotzdem richtig beeindruckend wäre. Plus die bessere iGPU, AVX512+ auf allen Kernen, mehr L3-Cache, aber nicht auf der großen 48er CPU, eine bessere NPU. Also eigentlich sehr gut. Nur wenn es gut läuft wirds wieder ~900 EUR kosten, wie jetzt der 9950X3D.
 
Nicht jeder hat eine Allergie dagegen sein Mainboard zu wechseln.
Aber man wechselt heute eben generell nicht mehr so oft die CPU wie es früher nötig war, und ein zusätzlich notwendiger Mainboardwechsel, ist nochmal eine kleine Zusatzhürde.

Mag sein, aber es gibt ja schon Software die AVX-512 nutzt, wobei dies nur dann wirklich eine deutliche Performancesteigerung zu bieten scheint, wenn man ordentlich von Hand optimiert und die kann dann eben den Codepfad mit AVX-512 nutzen, wenn die CPU es unterstützt. Man muss also nicht warten bis es genau Nova Lake CPUs in der freien Wildbahn gibt, damit es auch genutzt wird.
Ich schätze das der aktuelle AVX-512 Boykott von Intel eben den Einsatz von AVX-512 generell etwas ausbremst, auch auf AMD Systemen, wo es ginge.

Denn wenn man auf Intel Systemen andere Wege gehen muss, die kompatibel sind, nutzt man diese eben gerne generell und spart sind AVX-512 dann komplett.

Denn es sind ja nicht mehr wie bei MMX und SSE totale Gamechanger die jeden Auwand rechtfertigen.
 
Gibt es irgendeine Messung was die ekerne an Energieeinsparung bringen? Habe da keine links gefunden. Gibt es überhaupt eine Energieeinsparung? Die Aufgaben brauchen da ja auch länger.

Doch was: https://www.computerbase.de/artikel...12900k-i7-12700k-i5-12600k-test.78382/seite-2

Da gibts 1-8 und 8-1 tests. Unterschied ist 12%. 8-0 kann man vergessen, da das dann wohl unnötiges frequence locking ist.

Also, warum dann den Aufwand investieren, unterschiedliche Kerne auf den Chip zu brennen?
 
Zuletzt bearbeitet:
Nicht jeder hat eine Allergie dagegen sein Mainboard zu wechseln.

Herrlich ich dieser Spruch amüsiert mich immer noch 😂

Nur wenn es gut läuft wirds wieder ~900 EUR kosten, wie jetzt der 9950X3D

Was hast du denn geraucht was für 900🤣 den bekommst du mittlerweile für unter 700 hab in den letzten 10 Tagen 2 Stück gekauft in der Box einmal knapp 670 und einmal 683
 
Von einer Spannungserhöhung haben ich in dem Zusammenhang nie gehört, aber weil die Register und Rechenwerke eben 512 Bit breit sind, erhöht sich die Leistungsaufnahme und damit diese das Power Limit nicht übersteigt, muss eben der Takt sinken.
Man kann dies auch vermeiden,
Mit AMD? :hmm:

Also, warum dann den Aufwand investieren, unterschiedliche Kerne auf den Chip zu brennen?
Das ist/war nur so eine Modeerscheinung. Alles wird gut
 
Genau, die kamen immer im Viererpaket. Aber wie kommst du auf 18?
Komische Frage, denn Du bist auf 18 gekommen, nicht ich!
HT soll auch wieder kommen aber ob es das schon ins Nova Lake schafft, weiß ich nicht.
Bei Nova Lake wohl nicht, sondern erst bei späteren Entwicklungen. Nova Lake dürfte schon fast fertig entwickelt sein und daher wird sich da nichts mehr ändern was nicht zwingend nötig ist.
die IF von AMD ist wie gesagt ein richtiger Fail.
Sie erzeugt im Idle eine hohe Leistungsaufnahme, Bandbreite und Latenz sind nicht optimal, aber AMD verwendet nur eine sehr einfache und billige Verbindungstechnologie für die Dies, im Prinzip nur wie bei BGA Chips auf eine Platine zu löten. Dies ist einfach und billig, beschränkt aber gegenüber den teuren Halbleiter Interposern wie Intel sie z.B. auch bei Arrow Lake verwendet, die Anzahl der möglichen Verbindungen gewaltig. Da muss AMD halt das beste aus dem machen was geht. Man könnte das meiste auch besser machen, aber zu welchem Preis? Irgendwo muss man eben immer Kompromisse machen und die kann man gut finden oder nicht.
Nur wenn es gut läuft wirds wieder ~900 EUR kosten
Möglich, aber kein Hersteller hat was zu verschenken und wenn die CPUs sich zu dem Preis verkaufen, dann wird er auch verlangt werden. Außerdem kosten HEDT CPUs noch mehr und die letzten Prozent Performance immer am meisten!
Ich schätze das der aktuelle AVX-512 Boykott von Intel eben den Einsatz von AVX-512 generell etwas ausbremst
Die Xeons mit P-Kernen unterstützen doch AVX-512 und die meisten Frameworks (Java, .Net) und Compiler unterstützen es als alternativen Codepfad schon lange, sofern die CPU es also kann, wird es auch genutzt. Aber das eigentliche Problem ist, dass man besser von Hand optimieren sollte und die meisten Anwendungen die von der massiven Parallelität von AVX-512 profitieren, dann sowieso schon auf GPU Computing optimiert worden sind, allen voran die KI Anwendungen. AVX und vor allem AVX-512 sitzt da zwischen den Stühlen, wenn viele Berechnungen auf den Daten erfolgen, dann lohnt es sich diese auf einer GPU auszuführen, wenn es nur wenige sind, spart man mit der Ausführung auf der CPU die Datenübertragung zu GPU, aber bringt eben auch nicht so einen gewaltigen Vorteil. Dazu limitiert bei vielen Kernen mit AVX-512 und wenigen Bearbeitungsschritten auf vielen Kernen halt das RAM Interface sehr schnell.
Gibt es irgendeine Messung was die ekerne an Energieeinsparung bringen?
Bei Alder Lake gab es damals einiges in der Art, die Kurzfassung war damals, dass ein Cluster aus 4 e-Kernen auf dem gleichen Platz etwa die doppelte Leistung einer P-Kerns bei gleiche Leistungsaufnahme hatte. Bei Arrow Lake hat die IPC der e-Kerne deutlich mehr zugelegt als die der P-Kerne und damit dürfte ein Cluster aus 4 e-Kernen, der immer noch so groß wie ein P-Kern ist und schon wegen der Kühlung eine vergleichbare Leistungsaufnahme haben dürfte, mehr als die Leistung von 2 P-Kernen haben. Für die Multithreadperformance sind die e-Kerne auf jeden Fall ein gewaltiger Vorteil.
 
Auch wenn es Dir nicht gefällt @Holzmann, es ändert aber nichts daran, dass INTEL die Kunden indirekt veräppelt hat.

Erst das Feature AVX-512 zu streichen bei Error-Lake, jetzt aber bei Nova Lake wieder einführen.

In dieser Generation ist es hü, in der anderen hott.

Kein Wunder, dass es mit INTEL so schlecht steht.

Ich lege meine Hand ins Feuer, dass INTEL die sogenannten E-Kerne abschaffen wird.
Beitrag automatisch zusammengeführt:

Denn Nova Lake kommt ja wohl erst 2027, und dann wird es noch ziemlich lange Dauern bis Nova Lake ein nennenswerte Verbreitung hat, vorallem wegen dem neuen Sockel 1954.
Falls Nova-Lake überhaupt noch erscheint, mit Intel's 14A scheint ja nicht so zu laufen.:unsure:
 
Hardwareluxx setzt keine externen Werbe- und Tracking-Cookies ein. Auf unserer Webseite finden Sie nur noch Cookies nach berechtigtem Interesse (Art. 6 Abs. 1 Satz 1 lit. f DSGVO) oder eigene funktionelle Cookies. Durch die Nutzung unserer Webseite erklären Sie sich damit einverstanden, dass wir diese Cookies setzen. Mehr Informationen und Möglichkeiten zur Einstellung unserer Cookies finden Sie in unserer Datenschutzerklärung.


Zurück
Oben Unten refresh