[Sammelthread] Ryzen DDR5 RAM OC Thread

[Veii]

Alles auf auto?
Also so:

Training BL kann auf MAX

Alles klar. Bei mir stand "RX2D Voltage Step Size (2*n) auf 2. Ich habe es jetzt aber auf 1 gesetzt, so wie in dem Screenshot in dem Post, den Du mir verlinkt hast. Richtig so?:

Es war ein zittat eines kumpels, aber ich würde es auf Auto lassen wenn möglich
AMD weiß wie sie derren DAC's rennen sollen. Ich würde mich gerne damit spielen mein AM5 system ging vor dem großen Gear2 update schon weg.
Erst nachdem ich zu Intel ging, kaam plötzlich das Spannende update. Aber eigentlich tat mir das Intel Ecosystem sehr gut. Ich hab viel dazu gelernt

TX2Dimm DFE kann auf enabled , aber ich würde so viel es geht auf AUTO lassen. Besonders auf ASRock Boards.
TAPs kann manuel sein.

In Ordnung, dann bleibt die erstmal auf 1,050 V.

1.1v ist der standart, aber es müsste tiefer gehen - wenn es das Board erlaubt.
Ich denke es ist komplett ok tiefer, AMD sagt nein.

Wie man sehen kann, ist tPHYRDL immer noch asynchron (35/27). Vielleicht muss ich auf DDR5-6200 oder DDR5-6000 runter?

Eventuell auf 6200 aber es ist ok wie es ist.
Ist ne firmware sache. Unschön etwas langsamer aber ok wie es ist.

Danke. Ich teste dann einfach mal weiter.

Viel Glück !

 

[drival0605]

Danke. Ich habe es so übernommen (TX2D_DFE enabled und RXD2_DFE auf auto)!

Viel Glück !

(Das ist schon mit Deinen Spannungen).

 

[Veii]

(Das ist schon mit Deinen Spannungen).

DIMM PCB crash.
Ok , hmm

Aber kein #0 & kein #6, das ist gut
RTTs also.

Kannst du eventuell ProcDQ höher stellen ?
Findest du es ?
Auf 40 ohm anfangs.

Schwächere procODT würde es lösen (48ohm) , aber das limitiert dich im FCLK.
Bzw VDDQ_MEM noch tiefer würde es lösen,
Side-issue fix also ne. Wir brauchen das "key-issue" Problem.

Eventuell müsste es auch RTT_NOM auf 60ohm lösen, aber nein
Voerst nicht.

 

[drival0605]

Ich habe zunächst einmal ProcDqDs von 34.9 auf 40.0 gestellt und starte nun einen neuen Run.

Ich würde den FCLK echt super gerne auf 2133 MHz lassen. ^^

 

[Veii]

Ich habe zunächst einmal ProcDqDs von 34.9 auf 40.0 gestellt und starte nun einen neuen Run.

Ich würde den FCLK echt super gerne auf 2133 MHz lassen. ^^

64gb GDM off wird lästig werden
Aber sollte machbar sein.

FCLK müssten wir schauen.
Das Problem ist, TM5 schafft es durch eine unstabile CPU zu errorn
Es wurde designed, dass es so gut es geht kaum auf die CPU geht und nur memory testet (nicht direkt controller)
Aber naja, weiterhin beinflussbar.

y-cruncher FFT musst du stabil rennen können , sollte FCLK wirklich passen
Und das länger als 60min.

Wir schauen mal
Step by step.

#4 ist nicht direkt ein FCLK problem.
Sondern ein crash auf dimm's seite.
#0 & #6 waren ein CPU to mem problem.
#6 kann ebenso ein IMC problem sein.

 

[drival0605]

Okay ~ Errorregen:

 

[Veii]

Okay ~ Errorregen:
Anhang anzeigen 942974

Hahaha

Versuche mal WRRD auf 8 und WTRS auf 8.
Nur als test.

Ansonnsten müsste eventuell VDDIO leicht hoch.
Oder RTT NOM & PARK anders.
Den DQ wurde nun schwächer.

 

[drival0605]

Danke Veii. Der erste Cycle lief gerade durch. Ich melde mich, wenn es einen Fehler gibt. ^^
Nun ist tRRDS = tWTRS = tWRRD = 8

 

[Veii]

Danke Veii. Der erste Cycle lief gerade durch. Ich melde mich, wenn es einen Fehler gibt. ^^
Nun ist tRRDS = tWTRS = tWRRD = 8

Gerne~
Bitte beobachte die DIMM temperatur genau, und öffne nichts anderes außer TM5 und meinetwegen HWInfo oder HWMonitor.

Ich brauche eine Dokumentation welcher error wann kommt und welcher error nach dem anderen kommt.
Bzw ob es eine explosion von dem selben error wäre (5 pro sekunde) usw

Ansonsten kann ich dir keine konkrete Fehlerdiagnose abgeben.
25 loops auf 2x32gb müsste so in etwa 3:30-4 Stunden dauern. (double density, double duration)
So ungefähr ab dem 6. cycle wird es eher zum Thermal und Signal Integrity Problem

Dein RFC ist sehr niedrig für dual sided 16gb , aber wir schauen mal~
Ebenfalls sind 2x32gb dimms weitaus schwerer zu OCn - besonders auf Gear 1 und dann noch GDM off (full signal strength), als 2x24gb single sided.

Beitrag automatisch zusammengeführt: 26.11.2023

Eigentlich kannst du es mit einem Screenshot (i need Data, i dont trust text) ab dem 4. "stable" Cycle beenden und WTRS wieder runter auf 4.
Nur der RRDS/2 = WTRS exploit, braucht alles perfekt. Es ist eine sehr unüberlegte idee damit zu starten.

Nun, da es wohl ein error zwischen bankgroups ist, müssen die RTTs nochmal daran glauben
Irgendwas stimmt mit denen nicht. RRD/WTR verlangsamen bringt Stabilität, aber es ist nicht die Lösung von dem Problem (side issue, haha)
Scheint als wäre Gigabyte's ODT+RTT preset nicht optimal (war es so oder so nicht, procDQ zu stark) & mir fehlt die 32gb dimm's Erfahrung.
ODTs tuning ist lästig, besonders ohne stabile foundation. Aber bekommen wir hin~~

 

[drival0605]

Error 16 nach ~44 Minuten

 

[Veii]

Error 16 nach ~44 Minuten

#15 ist ein RFC oder core crash
FCLK runter vorerst.

Und dann testen wir gleich mal WTRS 4.

Step by step.
RFC muss später vlt auch noch dran glauben, aber erst später.
WRRD bleibt vorerst auf 8, bzw Auto bis ich die Formel rausgefunden habe

EDIT:
Ah, memory 1.0v rail bitte auf 1.1v
Es droppt mir etwas zu stark.

 

[drival0605]

Eigentlich kannst du es mit einem Screenshot (i need Data, i dont trust text) ab dem 4. "stable" Cycle beenden und WTRS wieder runter auf 4.
Nur der RRDS/2 = WTRS exploit, braucht alles perfekt. Es ist eine sehr unüberlegte idee damit zu starten.

Mist, der Error kam in Cycle 6. ^^

Beitrag automatisch zusammengeführt: 26.11.2023

EDIT:
Ah, memory 1.0v rail bitte auf 1.1v
Es droppt mir etwas zu stark.

Okay. FCLK trotzdem von 2133 MHz auf 2100 MHz runter?

 

[Veii]

Mist, der Error kam in Cycle 6. ^^

Beitrag automatisch zusammengeführt: 26.11.2023

Okay. FCLK trotzdem von 2133 MHz auf 2100 MHz runter?

Bitte.
Zuu viele variablen.

5 ODTs und 5 RTTs

^ Möglichkeiten
Mit etwas Logik/Erfahrung könnten das unter 10 tests sein.
Haue noch unstabiles FCLK hinein. Viel zu viele variablen.

 

[drival0605]

EDIT:
Ah, memory 1.0v rail bitte auf 1.1v

Ich finde diese Spannung nicht bei mir im BIOS.

 

[Veii]

Ich finde diese Spannung nicht bei mir im BIOS.

Hmm
Vlt im AMD OC menu.

VDD_MEM = SWA Spannung
VDDQ_MEM = SWB Spannung
VPP_MEM = 1.8v aka SWC Spannung
Wir brauchen die 1.0 rail.

 

[Gelöschtes Mitglied 102156]

Nachricht gelöscht

 

[Veii]

Ich mache die ganze Zeit schweigsam mit.

Durch den ersten Cycle kam ich nicht, weil RDRDSCL auf 5 war.
Testweise auf 8 und jetzt scheint es zu laufen.

ZT Screenshot ?
Man würde um den Fehler herum gehen.
RDRDSCL 8 = CCDL 15
RRDL 15 = WTRL 30
Verlangsammt es zuu sehr.

 

[drival0605]

VPP_MEM = 1.8v aka SWC Spannung

Sie steht sogar auf 1,8 V. Ich stehe leider gerade auf dem Schlauch, sorry. :/

 

[Veii]

Sie steht sogar auf 1,8 V. Ich stehe leider gerade auf dem Schlauch, sorry. :/

Nein nein
Dass du es im haupt OC menü verlinkt hast ist nur ein Luxus, und keine angewohntheit
Es muss noch ein weiteres menü mit diesen spannungen geben. Vlt in einem eigenen CPU Voltages menü wo auch die loadlines sind.

Und wenn nicht, weiß ich dass das AMD OC menu noch ein feld dafür hat.
Aber ob sie auch von dort die 1v bzw 1.8v rails versteckt haben - das kann ich dir vorerst nicht sagen.

Wenn wirs nicht finden, ist es auch ok
Aber es muss mindestens noch ein Feld mit (PMIC current limit) geben, bzw je nachdem wie ASRock es nennt.

 

[drival0605]

Die hier?

 

[Veii]

Die hier?

Schade, leider nein
PCH = Chipset.

Kannst du auf 1.08v rennen wenn du später dropouts dank hohem FCLK hast.
Wifi, usb, lan dropouts usw.

Schaue dir mal das AMD Overclocking menü genauer an.
Man kann den EC Mode ändern und VDDIO für die CPU & APU trennen.
Aber ich weiß nicht mehr ob man mehr als VDD & VDDQ _MEM einstellen kann.

Wenn du nichts hast, ist es ok.
Gefällt mir nicht, aber wäre ok ^^*

Ah ein englisches Bios wäre ebenso einfacher.
Die Bios Übersetzung kommt meistens aus Google Translate. Also wirklich~

 

[drival0605]

Ich glaube, dass es nicht dabei ist.

 

[Veii]

Ich glaube, dass es nicht dabei ist.

S*kks. Ok schade
Wie dem auch sei

Nochmal 44min TM5 verschwenden bzw weniger, mit WTRS 4 & 2100 FCLK
Und danach schauen wir weiter.
Eventuell müssen die 2x32gb RTTs komplett neu ausgelotet werden - oder es ist nur ein ODT Problem.
Die Spannungen sind nahezu perfekt

Mit einer 50mV VDD(Q) delta würde es laufen , aber wir wollen wenn schon 100mV stabil haben
Damit es potentielle ODT/Powering Probleme anzeigt.

Die Spannungen sind nahezu perfekt

Es kann schon sein , dass VMISC auf 1.05v etwas zu tief wäre dank den letzten AGESA Änderungen
Aber wir schauen mal~
Step by step.

 

[drival0605]

Wird gemacht!

 

[Gelöschtes Mitglied 102156]

Nachricht gelöscht

 

[Veii]

sämtliche Spannungen hatte ich verändert gehabt... vllt limitiert auch einfach mein Kit?

Hynix A oder Hynix M ?
200mV delta ??

War VDDIO dann 1.2v ?

EDIT:
Bei MC 1.2, müsste SA (SOC) auf 1.2v bzw 1.125v eher.
Und das auf 30ohm oder stärker procODT. Damit es überhaupt eine Chance hat zu funktionieren.
SOC immer unter MC. Maximal gleich.

aber sobald RDRDSCL auf 5 sind, knallt es immer weg.

Ich brauche Error Reports
Bilder, echte bilder was wirklich geschieht und zu welcher run-dauer.

RRDS 4 // RRDL 8 würde auch laufen... aber sobald RDRDSCL auf 5 sind, knallt es immer weg

Mit RRDL 8 , müsstest du RDRDSCL auf 1 rennen, was unmöglich wäre
maximal auf RDRDSCL 2 (8-8+1)
Bei RRDS 4 wäre die Formel potentiell (8-4+1)
Bzw RRDS 3 eigentlich (8-3+1)
Unter tBURST 3 unterstützt das CPU Interface es nicht - aber generell ist diese Idee ... nun ja ~ "unüberlegt" da der RAM auf 8nCK strobes arbeitet (16/2) und keine 3.

RRDL 10 wäre realistischer mit SCL 3. (10-8+1)
Kann ebenso laufen aber ja

 

[drival0605]

@Veii

Crash kurz nach dem Start:

Fehler 5 wieder. tWTRS scheint mit 4 nicht zu laufen. DAS lag also nicht am FCLK. Eben lief es ja lange durch mit tWTRS auf 8. Hm.

tWTRS zurück auf 8 setzen?

 

[Veii]

@Veii

Crash kurz nach dem Start:
Anhang anzeigen 943022
Fehler 5 wieder. tWTRS scheint mit 4 nicht zu laufen. DAS lag also nicht am FCLK. Eben lief es ja lange durch mit tWTRS auf 8. Hm.

tWTRS zurück auf 8 setzen?

Ist es nur ein 1 error oder kommt noch etwas danach.
Doch doch~
FCLK runter aufgrund von #15.

Wenn es später dann nichts bringt, crashen die CPU kerne eher oder das RFC ist zu niedrig.
Bzw thermal issue eher.

Wir machen mehrere schritte gleichzeitig,
Ansonnsten sitzen wir bis morgen an dem ding , mit 3000+ kombinationen "was es den sein kann"
Womöglich so oder so , wenn ich von dir die kompletten 25 cycles stabil erwarte und danach noch y-cruncher, und danach kannst du gerne Karhu bis 20 000% rennen (nochmal 6-8h over night) 🤭🤭

Lass mich zaubern bekommen wir hin.
Ist nur ein side issue momentan.

Was spuckt dir TM5 bei WTRL 7 raus ?
Kommst du über 40min bzw 5 cycles ?

Sammel mir bitte immer mehr als nur ein Error, aber notiere dir wann dieser erste Fehler kommt.

 

[drival0605]

Was spuckt dir TM5 bei WTRL 7 raus ?
Kommst du über 40min bzw 5 cycles ?

Probiere ich jetzt aus. Ich setze es auf 7.

Beitrag automatisch zusammengeführt: 26.11.2023

Ist es nur ein 1 error oder kommt noch etwas danach.

Ich habe leider direkt danach abgebrochen. Ich starte es noch einmal neu, bevor ich reboote und WTRL auf 7 setze.

Beitrag automatisch zusammengeführt: 26.11.2023

Sammel mir bitte immer mehr als nur ein Error, aber notiere dir wann dieser erste Fehler kommt.

Okay, ich lasse es auch nach den ersten Fehlern immer noch etwas weiter laufen!

 

[Veii]

Ich habe leider direkt danach abgebrochen. Ich starte es noch einmal neu, bevor ich reboote und WTRL auf 7 setze.

Okay, ich lasse es auch nach den ersten Fehlern immer noch etwas weiter laufen!

Soweit so gut ?

Oder testest du schon WTRL 7