ZenTimings ließt es falsch aus, sind 1,4Volt im Bios.
-
Hardwareluxx führt derzeit die Hardware-Umfrage 2026 (mit Gewinnspiel) durch und bittet um eure Stimme. Unter allen Teilnehmern verlosen wir eine aktuelle Grafikkarte Eurer Wahl bis 1099 EUR.
[Sammelthread] Ryzen DDR5 RAM OC Thread
- Ersteller Reous
- Erstellt am
CompuChecker
Urgestein
Wie wird den CLDO VDDP auf Stabilität getestet?
Und hat die Spannung einen Einfluss auf Hitzeentwicklung und Stromverbrauch?
Bei mir laufen die 2200 FLCK leider nicht stabil
4h PrimeBlend und dann ist Ende
Mit 2000 FLCK lief es 6,5h danach habe ich beendet.
Und hat die Spannung einen Einfluss auf Hitzeentwicklung und Stromverbrauch?
Bei mir laufen die 2200 FLCK leider nicht stabil
4h PrimeBlend und dann ist EndeMit 2000 FLCK lief es 6,5h danach habe ich beendet.
Karhu, P95 Large FFT
Ja VDDP trägt zum Stromverbrauch des I/O Bereichs bei. Einfach so niedrig wie möglich anfangen & sich dann langsam hochtasten 50mV Schritte sind ausreichend.
FCLK bei hohem VSOC ist meist das Problem. Entweder VSOC so weit wie möglich senken oder den FCLK herabsetzen. Man kann auch mit den VDDG Spannungen spielen, um so den FCLK zu stabilisieren. Würde hier bis max. 1V gehen.
Zuletzt bearbeitet:
CompuChecker
Urgestein
Den VSOC habe ich auf 1,2V stehen, ist das zu hoch?
Um so niedriger der VSOC, um so sauberer läuft der FCLK.
Bei 6200 bin ich bei einer VSOC von 1,14V, da ist aber jede CPU anders. Musst du dich herantasten.
Hey ignore guy, welcome, that's exactly what I am talking about 🔝
Ignore list ...
And ignore ... this
#2 Karhu test run ... bclk
#byebye ... wish me luck 🤭
Anhänge
Zuletzt bearbeitet:
webmi
Legende
- Mitglied seit
- 27.02.2013
- Beiträge
- 20.534
Habe jetzt noch mal die 3:2 Einstellung verglichen.
Mit 3:2, bei 6400 mit 2133 sind zwar die absoluten Latenz Werte (AIDA) nur wenig bis gar nicht weniger, etwa 0.5ns oder sowas geringer als der geringste Wert mit 2200, jedoch sind niedrigere Werte deutlich konstanter.
Mit 2200 muss ich schon paar mal laufen lassen, bis ich Werte unter 60ns sehe, mit 2133 bei 3:2 sehe ich sub 60ns viel öfter, viel konstanter und Ausreisser bei 60+ sind nicht so hoch wie mit 2200, so kommt es mir vor.
Kann das wer bestätigen oder ähnliche Beobachtungen machen?
Wermutstropfen sind halt die doch ca 2000mb geringere Bandbreite. Ein besseres „Grouping“ im AIDA Bench was die Latenz angeht fällt zumindest mir aber dann doch auf…
Mit 3:2, bei 6400 mit 2133 sind zwar die absoluten Latenz Werte (AIDA) nur wenig bis gar nicht weniger, etwa 0.5ns oder sowas geringer als der geringste Wert mit 2200, jedoch sind niedrigere Werte deutlich konstanter.
Mit 2200 muss ich schon paar mal laufen lassen, bis ich Werte unter 60ns sehe, mit 2133 bei 3:2 sehe ich sub 60ns viel öfter, viel konstanter und Ausreisser bei 60+ sind nicht so hoch wie mit 2200, so kommt es mir vor.
Kann das wer bestätigen oder ähnliche Beobachtungen machen?
Wermutstropfen sind halt die doch ca 2000mb geringere Bandbreite. Ein besseres „Grouping“ im AIDA Bench was die Latenz angeht fällt zumindest mir aber dann doch auf…
Zuletzt bearbeitet:
CompuChecker
Urgestein
Ich habe festgestellt das bei mir die CPU Punkte im 3D Mark Timespy konstant höher sind wenn ich die folgenden Einstellungen habe. (Gleichen Timings alles 15h Khanu)
FLCK 2000
MLCK 3000
RAM 6000
Stabilere jedoch höhere Latanz
Geringere Aida Lese und Copy Werte
Höhere CPU Punkte im Timespy
Konstantere und höhere Werte im Cinebench
anstelle von
FLCK 2200
MLCK 3100
RAM 6200
Aida Werte sind besser jedoch Latanz schwankender
FLCK 2000
MLCK 3000
RAM 6000
Stabilere jedoch höhere Latanz
Geringere Aida Lese und Copy Werte
Höhere CPU Punkte im Timespy
Konstantere und höhere Werte im Cinebench
anstelle von
FLCK 2200
MLCK 3100
RAM 6200
Aida Werte sind besser jedoch Latanz schwankender
- Mitglied seit
- 15.11.2002
- Beiträge
- 28.273
Zu dieser News hier hat uns G.Skill noch ein paar technische Daten zukommen lassen: https://www.hardwareluxx.de/index.p...w-latency-ddr5-kits-mit-bis-zu-64-gb-vor.html
webmi
Legende
- Mitglied seit
- 27.02.2013
- Beiträge
- 20.534
Hmm, dacht ich mir, die CL kaufen sie natürlich mit mehr Spannung ein. Trotzdem sind CL26 bei 1.40v natürlich interessant.
Mein 6000 CL28 1.35v Kit lüppt 6400 CL28 mit 1.50v, wenn die CL26 Bin’s genauso skalieren, sind 6400 CL26 im 24/7 Betrieb realistisch, was schon eine Nummer wäre.
Bleibt die Frage ob man sich den Aufwand des Wechsels wegen „Nix“ antun will
@Don, kannst Du denen nicht mal ein/zwei dieser Kits für die geneigte RAM OC Community im LUXX zum Testen/Rumspielen aus den Rippen leiern?! 🤣😜
Mein 6000 CL28 1.35v Kit lüppt 6400 CL28 mit 1.50v, wenn die CL26 Bin’s genauso skalieren, sind 6400 CL26 im 24/7 Betrieb realistisch, was schon eine Nummer wäre.
Bleibt die Frage ob man sich den Aufwand des Wechsels wegen „Nix“ antun will
@Don, kannst Du denen nicht mal ein/zwei dieser Kits für die geneigte RAM OC Community im LUXX zum Testen/Rumspielen aus den Rippen leiern?! 🤣😜
seppelchen
Foto-Master of 03/11
So langsam bin ich mit Testen durch...
edit: falscher Screenshot
Heute morgen der vorletzte Test lief 1:20 Std. und jetzt ist nur noch tWRRD auf 1 zu setzen und dann habe ich wieder die gleichen Einstellungen bei denen Prime Blend jedesmal nach ca. 25 Min einfach neu startete. Das komische ist, das ich als erstes die Spannungen angehoben hatte und der PC dennoch neu startete. Nun läuft er mit niedrigeren Spannungen 3 mal so lange ohne Fehler. Wobei er ja nie Fehler geworfen hatte, einfach nur Reboot und das, obwohl alles andere fehlerfrei durch lief.
edit: falscher Screenshot
Heute morgen der vorletzte Test lief 1:20 Std. und jetzt ist nur noch tWRRD auf 1 zu setzen und dann habe ich wieder die gleichen Einstellungen bei denen Prime Blend jedesmal nach ca. 25 Min einfach neu startete. Das komische ist, das ich als erstes die Spannungen angehoben hatte und der PC dennoch neu startete. Nun läuft er mit niedrigeren Spannungen 3 mal so lange ohne Fehler. Wobei er ja nie Fehler geworfen hatte, einfach nur Reboot und das, obwohl alles andere fehlerfrei durch lief.
Zuletzt bearbeitet:
Du musst aufpassen A-Die Timings sind nicht für M-Die. tWRRD bei M-Die ist in der Regel 2 das niedrigste.
Meine TeamGroup T-Force XTREEM Narvik Black DIMM Kit 32GB, DDR5-8000, CL38-48-48-84, on-die ECC sind heute gekommen und sind taufrisch, KW49/24, 5600BN Bin
Sind von der Verarbeitung ein ganz anderes Level als die windigen Trident Z. Kein rumfliegendes transparentes Plastik, nix klappert, ordentlich Gewicht. Temperatur direkt 10° weniger...
Ja ist ein sinnloser Aufpreis, aber war es jetzt leid. Vor allem weil die Gskill mit matched wieder nicht stabil waren...
@Vince96 Das alte 8000er Profil von den Gskill lief auf Anhieb. Aber da der Bin besser ist, werde ich wahrscheinlich mit den Spannungen runter gehen können oder die SCLs und RRDL runterdrehen können oder? Zumindest hatte ich die bei den Gskill jeweils erhöht, da die Werte aus dem Rechner von RedF/Veii nicht liefen.
Sind von der Verarbeitung ein ganz anderes Level als die windigen Trident Z. Kein rumfliegendes transparentes Plastik, nix klappert, ordentlich Gewicht. Temperatur direkt 10° weniger...
Ja ist ein sinnloser Aufpreis, aber war es jetzt leid. Vor allem weil die Gskill mit matched wieder nicht stabil waren...
@Vince96 Das alte 8000er Profil von den Gskill lief auf Anhieb. Aber da der Bin besser ist, werde ich wahrscheinlich mit den Spannungen runter gehen können oder die SCLs und RRDL runterdrehen können oder? Zumindest hatte ich die bei den Gskill jeweils erhöht, da die Werte aus dem Rechner von RedF/Veii nicht liefen.
RAMMon v3.3 Build: 1000 built with SysInfo v3.0 Build: 2001
PassMark (R) Software
www.passmark.com
============================
Memory settings
============================
Transfer rate: N/A - See help file for details
Memory timings: N/A - See help file for details
Channel mode: N/A - See help file for details
============================
Memory capacity / benchmarks
============================
L1 cache: 80 KB (552.0 GB/s)
L2 cache: 1024 KB (135.4 GB/s)
L3 cache: 98304 KB (11.4 GB/s)
Physical RAM: 31.7 GB (3855 MB/s)
Latency: 217.477 ns
============================
Memory SPD information
============================
Item | Slot #1 | Slot #2 |
---------------------------------------------------------------------------------------------------------------|-----------------------------------------------------|-----------------------------------------------------|-
Ram Type | DDR5 | DDR5 |
Maximum Clock Speed (MHz) | 4000 (XMP) | 4000 (XMP) |
Maximum Transfer Speed (MT/s) | DDR5-8000 | DDR5-8000 |
Maximum Bandwidth (MB/s) | PC5-32000 | PC5-32000 |
Memory Capacity (MB) | 16384 | 16384 |
DIMM Temperature | N/A | N/A |
Jedec Manufacture Name | Team Group Inc. | Team Group Inc. |
Search Amazon.com | Search! | Search! |
SPD Revision | 1.0 | 1.0 |
Registered | No | No |
ECC | No | No |
On-Die ECC | Yes | Yes |
DIMM Slot # | 1 | 2 |
Manufactured | Week 49 of Year 2024 | Week 49 of Year 2024 |
Module Part # | UD5-8000 | UD5-8000 |
Module Revision | 0x0 | 0x0 |
Module Serial # | 0202B999 (04ef0024490202b999) | 0202B99A (04ef0024490202b99a) |
Module Manufacturing Location | 0 | 0 |
# of Row Addressing Bits | 16 | 16 |
# of Column Addressing Bits | 10 | 10 |
# of Banks | 32 | 32 |
# of Ranks | 1 | 1 |
Device Width in Bits | 8 | 8 |
Bus Width in Bits | 32 | 32 |
Module Voltage | 1.1V | 1.1V |
CAS Latencies Supported | 22 28 30 32 36 40 42 46 50 | 22 28 30 32 36 40 42 46 50 |
Timings @ Max Frequency (JEDEC) | 46-46-46-90 | 46-46-46-90 |
Maximum frequency (MHz) | 2800 | 2800 |
Maximum Transfer Speed (MT/s) | DDR5-5600 | DDR5-5600 |
Maximum Bandwidth (MB/s) | PC5-22400 | PC5-22400 |
Minimum Clock Cycle Time, tCK (ns) | 0.357 | 0.357 |
Minimum CAS Latency Time, tAA (ns) | 16.428 | 16.428 |
Minimum RAS to CAS Delay, tRCD (ns) | 16.428 | 16.428 |
Minimum Row Precharge Time, tRP (ns) | 16.428 | 16.428 |
Minimum Active to Precharge Time, tRAS (ns) | 32.000 | 32.000 |
Minimum Row Active to Row Active Delay, tRRD (ns) | 0.000 | 0.000 |
Minimum Auto-Refresh to Active/Auto-Refresh Time, tRC (ns) | 48.428 | 48.428 |
Minimum Auto-Refresh to Active/Auto-Refresh Command Period, tRFC (ns) | 295.000 | 295.000 |
| | |
DDR5 Specific SPD Attributes | | |
Maximum Clock Cycle Time, tCKmax (ns) | 1.010 | 1.010 |
Write Recovery time (ns) | 30.000 | 30.000 |
Minimum Auto-Refresh to Active/Auto Refresh Command Period, tRFC2 (ns) | 160.000 | 160.000 |
Minimum Auto-Refresh to Active/Auto Refresh Command Period, tRFC4 (ns) | 130.000 | 130.000 |
Minimum Refresh Recovery Delay Time, tRFC1 (ns) | 0.000 | 0.000 |
Minimum Refresh Recovery Delay Time, tRFC2 (ns) | 0.000 | 0.000 |
Minimum Refresh Recovery Delay Time, tRFCsb (ns) | 0.000 | 0.000 |
Module Type | UDIMM | UDIMM |
Module information SPD revision | 1.0 | 1.0 |
SPD present | Yes | Yes |
SPD device type | SPD5118 | SPD5118 |
SPD Manufacturer | Montage Technology Group (Bank: 7, ID: 0x32) | Montage Technology Group (Bank: 7, ID: 0x32) |
PMIC 0 present | Yes | Yes |
PMIC 0 device type | PMIC5100 | PMIC5100 |
PMIC 0 Manufacturer | Richtek Power (Bank: 11, ID: 0x8C) | Richtek Power (Bank: 11, ID: 0x8C) |
PMIC 1 present | No | No |
PMIC 1 device type | | |
PMIC 1 Manufacturer | | |
PMIC 2 present | No | No |
PMIC 2 device type | | |
PMIC 2 Manufacturer | | |
Thermal Sensor 0 present | No | No |
Thermal Sensor 1 present | No | No |
Thermal Sensor device type | | |
Thermal Sensor Manufacturer | | |
Module Height (mm) | 32 | 32 |
Module Thickness Front (mm) | 2 | 2 |
Module Thickness Back (mm) | 1 | 1 |
Module Reference Card | Raw Card A Rev. 0 | Raw Card A Rev. 0 |
# DRAM Rows | 1 | 1 |
Heat spreader installed | No | No |
Operating Temperature Range | XT (0 to + 95 °C) | XT (0 to + 95 °C) |
Rank Mix | Symmetrical | Symmetrical |
Number of Package Ranks per Channel | 1 | 1 |
Number of Channels per DIMM | 2 | 2 |
Primary bus width per Channel | 32 bits | 32 bits |
Bus width extension per Channel | 0 bits | 0 bits |
DRAM Manufacture ID | 173 | 173 |
DRAM Manufacture Bank | 1 | 1 |
DRAM Manufacture Name | SK Hynix | SK Hynix |
DRAM Stepping | 15.15 | 15.15 |
SDRAM Package Type | Monolithic SDRAM | Monolithic SDRAM |
SDRAM Density Per Die | 16Gb | 16Gb |
SDRAM Bank Groups | 8 | 8 |
SDRAM Banks Per Bank Group | 4 | 4 |
Second SDRAM Package Type | | |
Second SDRAM Density Per Die | | |
Second SDRAM Column Address Bits | | |
Second SDRAM Row Address Bits | | |
Second SDRAM Device Width | | |
Second SDRAM Bank Groups | | |
Second SDRAM Banks Per Bank Group | | |
First SDRAM RFM RAAMMT | 0X (FGR: 0X) | 0X (FGR: 0X) |
First SDRAM RFM RAAIMT | 0 (FGR: 0) | 0 (FGR: 0) |
First SDRAM RFM Required | no | no |
First SDRAM RFM RAA Counter Decrement per REF command | RAAIMT / 2 | RAAIMT / 2 |
Second SDRAM RFM RAAMMT | | |
Second SDRAM RFM RAAIMT | | |
Second SDRAM RFM Required | | |
Second SDRAM RFM RAA Counter Decrement per REF command | | |
First SDRAM ARFM Level A RAAMMT | 0X (FGR: 0X) | 0X (FGR: 0X) |
First SDRAM ARFM Level A RAAIMT | 0 (FGR: 0) | 0 (FGR: 0) |
First SDRAM ARFM Level A supported | no | no |
First SDRAM ARFM Level A RAA Counter Decrement per REF command | RAAIMT / 2 | RAAIMT / 2 |
Second SDRAM ARFM Level A RAAMMT | | |
Second SDRAM ARFM Level A RAAIMT | | |
Second SDRAM ARFM Level A supported | | |
Second SDRAM ARFM Level A RAA Counter Decrement per REF command | | |
First SDRAM ARFM Level B RAAMMT | 0X (FGR: 0X) | 0X (FGR: 0X) |
First SDRAM ARFM Level B RAAIMT | 0 (FGR: 0) | 0 (FGR: 0) |
First SDRAM ARFM Level B supported | no | no |
First SDRAM ARFM Level B RAA Counter Decrement per REF command | RAAIMT / 2 | RAAIMT / 2 |
Second SDRAM ARFM Level B RAAMMT | | |
Second SDRAM ARFM Level B RAAIMT | | |
Second SDRAM ARFM Level B supported | | |
Second SDRAM ARFM Level B RAA Counter Decrement per REF command | | |
First SDRAM ARFM Level C RAAMMT | 0X (FGR: 0X) | 0X (FGR: 0X) |
First SDRAM ARFM Level C RAAIMT | 0 (FGR: 0) | 0 (FGR: 0) |
First SDRAM ARFM Level C supported | no | no |
First SDRAM ARFM Level C RAA Counter Decrement per REF command | RAAIMT / 2 | RAAIMT / 2 |
Second SDRAM ARFM Level C RAAMMT | | |
Second SDRAM ARFM Level C RAAIMT | | |
Second SDRAM ARFM Level C supported | | |
Second SDRAM ARFM Level C RAA Counter Decrement per REF command | | |
sPPR Granularity | bank group | bank group |
sPPR Undo/Lock | supported | supported |
Burst length 32 | not supported | not supported |
MBIST/mPPR | not supported | not supported |
mPPR/hPPR Abort | not supported | not supported |
PASR | not supported | not supported |
DCA Types Supported | Device supports DCA for 4-phase internal clock(s) | Device supports DCA for 4-phase internal clock(s) |
x4 RMW/ECS Writeback Suppression | not supported | not supported |
x4 RMW/ECS Writeback Suppression MR selector | MR9 | MR9 |
Bounded Fault | not supported | not supported |
SDRAM Nominal Voltage, VDDQ | 1.1V | 1.1V |
SDRAM Nominal Voltage, VPP | 1.8V | 1.8V |
Cyclical Redundancy Code (CRC) for Base Configuration | 9d1a | 9d1a |
| | |
XMP Attributes | | |
XMP version | 3.0 | 3.0 |
PMIC Vendor ID | 8A8C | 8A8C |
Number of PMICs on DIMM | 1 | 1 |
PMIC capabilities | | |
PMIC has capabilities for OC functions | Yes | Yes |
Current PMIC OC is enabled | Yes | Yes |
PMIC voltage default step size | 5mV | 5mV |
OC global reset functions | No | No |
Validation and Certification Capabilities | | |
DIMM is self-certified by DIMM vendor | No | No |
PMIC Component is validated by Intel AVL level | No | No |
XMP revision | 1.2 | 1.2 |
XMP Profile 1 | | |
Profile name | TG-8000-38-48-84 | TG-8000-38-48-84 |
XMP Certified | No | No |
Recommended number of DIMMs per channel | 1 | 1 |
Module VPP voltage | 1.80V | 1.80V |
Module VDD voltage | 1.45V | 1.45V |
Module VDDQ voltage | 1.45V | 1.45V |
Memory Controller voltage | 1.10V | 1.10V |
Clock speed (MHz) | 4000 | 4000 |
Transfer Speed (MT/s) | DDR5-8000 | DDR5-8000 |
Bandwidth (MB/s) | PC5-32000 | PC5-32000 |
Minimum clock cycle time, tCK (ns) | 0.250 | 0.250 |
Supported CAS latencies | 38 | 38 |
Minimum CAS latency time, tAA (ns) | 9.500 | 9.500 |
Minimum RAS to CAS delay time, tRCD (ns) | 12.000 | 12.000 |
Minimum row precharge time, tRP (ns) | 12.000 | 12.000 |
Minimum active to precharge time, tRAS (ns) | 21.000 | 21.000 |
Supported timing at highest clock speed | 38-48-48-84 | 38-48-48-84 |
Minimum Active to Auto-Refresh Delay, tRC (ns) | 33.000 | 33.000 |
Minimum Write Recovery Time, tWR (ns) | 30.000 | 30.000 |
Minimum Auto-Refresh to Active/Auto-Refresh Delay, tRFC1 (ns) | 295.000 | 295.000 |
Minimum Auto-Refresh to Active/Auto-Refresh Delay, tRFC2 (ns) | 160.000 | 160.000 |
Minimum Auto-Refresh to Active/Auto-Refresh Delay, tRFCsb (ns) | 130.000 | 130.000 |
Minimum Read to Read Command Delay Time, Same Bank Group, tCCD_L (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) |
Minimum Write to Write Command Delay Time, Same Bank Group, tCCD_L_WR (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) |
Minimum Write to Write Command Delay Time, Second Write not RMW, Same Bank Group, tCCD_L_WR2 (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) |
Minimum Write to Read Command Delay Time, Same Bank Group, tCCD_L_WTR (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) |
Minimum Write to Read Command Delay Time, Different Bank Group, tCCD_S_WTR (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) |
Minimum Active to Active Command Delay Time, Same Bank Group, tRRD_L (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) |
Minimum Read to Precharge Command Delay Time, tRTP (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) |
Minimum Four Activate Window, tFAW (ns) | 0.000 | 0.000 |
Advanced Memory Overclocking Features | | |
Real-Time Memory Frequency Overclocking | Not supported | Not supported |
Intel Dynamic Memory Boost | Not supported | Not supported |
System CMD Rate Mode | 2N | 2N |
Vendor Personality Byte | 0x00 | 0x00 |
XMP Profile 2 | | |
Profile name | TG-6000-38-38-78 | TG-6000-38-38-78 |
XMP Certified | No | No |
Recommended number of DIMMs per channel | 1 | 1 |
Module VPP voltage | 1.80V | 1.80V |
Module VDD voltage | 1.25V | 1.25V |
Module VDDQ voltage | 1.25V | 1.25V |
Memory Controller voltage | 1.10V | 1.10V |
Clock speed (MHz) | 3000 | 3000 |
Transfer Speed (MT/s) | DDR5-6000 | DDR5-6000 |
Bandwidth (MB/s) | PC5-24000 | PC5-24000 |
Minimum clock cycle time, tCK (ns) | 0.333 | 0.333 |
Supported CAS latencies | 38 | 38 |
Minimum CAS latency time, tAA (ns) | 12.654 | 12.654 |
Minimum RAS to CAS delay time, tRCD (ns) | 12.654 | 12.654 |
Minimum row precharge time, tRP (ns) | 12.654 | 12.654 |
Minimum active to precharge time, tRAS (ns) | 25.974 | 25.974 |
Supported timing at highest clock speed | 38-38-38-78 | 38-38-38-78 |
Minimum Active to Auto-Refresh Delay, tRC (ns) | 38.628 | 38.628 |
Minimum Write Recovery Time, tWR (ns) | 30.000 | 30.000 |
Minimum Auto-Refresh to Active/Auto-Refresh Delay, tRFC1 (ns) | 295.000 | 295.000 |
Minimum Auto-Refresh to Active/Auto-Refresh Delay, tRFC2 (ns) | 160.000 | 160.000 |
Minimum Auto-Refresh to Active/Auto-Refresh Delay, tRFCsb (ns) | 130.000 | 130.000 |
Minimum Read to Read Command Delay Time, Same Bank Group, tCCD_L (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) |
Minimum Write to Write Command Delay Time, Same Bank Group, tCCD_L_WR (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) |
Minimum Write to Write Command Delay Time, Second Write not RMW, Same Bank Group, tCCD_L_WR2 (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) |
Minimum Write to Read Command Delay Time, Same Bank Group, tCCD_L_WTR (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) |
Minimum Write to Read Command Delay Time, Different Bank Group, tCCD_S_WTR (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) |
Minimum Active to Active Command Delay Time, Same Bank Group, tRRD_L (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) |
Minimum Read to Precharge Command Delay Time, tRTP (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) |
Minimum Four Activate Window, tFAW (ns) | 0.000 | 0.000 |
Advanced Memory Overclocking Features | | |
Real-Time Memory Frequency Overclocking | Not supported | Not supported |
Intel Dynamic Memory Boost | Not supported | Not supported |
System CMD Rate Mode | 2N | 2N |
Vendor Personality Byte | 0x00 | 0x00 |
| | |
EXPO Attributes | | |
EXPO version | 1.0 | 1.0 |
PMIC feature support | | |
PMIC 10 mV step size support | No | No |
EXPO Profile 1 | | |
DIMMs per channel supported | 1 | 1 |
EXPO Optional Block Support | | |
Block 1 enabled | Yes | Yes |
SDRAM VDD | 1.45V | 1.45V |
SDRAM VDDQ | 1.45V | 1.45V |
SDRAM VPP | 1.80V | 1.80V |
Clock speed (MHz) | 4000 | 4000 |
Transfer Speed (MT/s) | DDR5-8000 | DDR5-8000 |
Bandwidth (MB/s) | PC5-32000 | PC5-32000 |
Minimum clock cycle time, tCK (ns) | 0.250 | 0.250 |
Minimum CAS latency time, tAA (ns) | 9.500 | 9.500 |
Minimum RAS to CAS delay time, tRCD (ns) | 12.000 | 12.000 |
Minimum row precharge time, tRP (ns) | 12.000 | 12.000 |
Minimum active to precharge time, tRAS (ns) | 21.000 | 21.000 |
Supported timing at highest clock speed | 38-48-48-84 | 38-48-48-84 |
Minimum Active to Auto-Refresh Delay, tRC (ns) | 33.000 | 33.000 |
Minimum Write Recovery Time, tWR (ns) | 30.000 | 30.000 |
Minimum Auto-Refresh to Active/Auto-Refresh Delay, tRFC1 (ns) | 295.000 | 295.000 |
Minimum Auto-Refresh to Active/Auto-Refresh Delay, tRFC2 (ns) | 160.000 | 160.000 |
Minimum Auto-Refresh to Active/Auto-Refresh Delay, tRFCsb (ns) | 130.000 | 130.000 |
Minimum Active to Active Command Delay Time, Same Bank Group, tRRD_L (ns) | 5.000 | 5.000 |
Minimum Read to Read Command Delay Time, Same Bank Group, tCCD_L (ns) | 5.000 | 5.000 |
Minimum Write to Write Command Delay Time, Same Bank Group, tCCD_L_WR (ns) | 20.000 | 20.000 |
Minimum Write to Write Command Delay Time, Second Write not RMW, Same Bank Group, tCCD_L_WR2 (ns) | 10.000 | 10.000 |
Minimum Four Activate Window, tFAW (ns) | 8.000 | 8.000 |
Minimum Write to Read Command Delay Time, Same Bank Group, tWTR_L (ns) | 10.000 | 10.000 |
Minimum Write to Read Command Delay Time, Different Bank Group, tWTR_S (ns) | 2.500 | 2.500 |
Minimum Read to Precharge Command Delay Time, tRTP (ns) | 7.500 | 7.500 |
PassMark (R) Software
www.passmark.com
============================
Memory settings
============================
Transfer rate: N/A - See help file for details
Memory timings: N/A - See help file for details
Channel mode: N/A - See help file for details
============================
Memory capacity / benchmarks
============================
L1 cache: 80 KB (552.0 GB/s)
L2 cache: 1024 KB (135.4 GB/s)
L3 cache: 98304 KB (11.4 GB/s)
Physical RAM: 31.7 GB (3855 MB/s)
Latency: 217.477 ns
============================
Memory SPD information
============================
Item | Slot #1 | Slot #2 |
---------------------------------------------------------------------------------------------------------------|-----------------------------------------------------|-----------------------------------------------------|-
Ram Type | DDR5 | DDR5 |
Maximum Clock Speed (MHz) | 4000 (XMP) | 4000 (XMP) |
Maximum Transfer Speed (MT/s) | DDR5-8000 | DDR5-8000 |
Maximum Bandwidth (MB/s) | PC5-32000 | PC5-32000 |
Memory Capacity (MB) | 16384 | 16384 |
DIMM Temperature | N/A | N/A |
Jedec Manufacture Name | Team Group Inc. | Team Group Inc. |
Search Amazon.com | Search! | Search! |
SPD Revision | 1.0 | 1.0 |
Registered | No | No |
ECC | No | No |
On-Die ECC | Yes | Yes |
DIMM Slot # | 1 | 2 |
Manufactured | Week 49 of Year 2024 | Week 49 of Year 2024 |
Module Part # | UD5-8000 | UD5-8000 |
Module Revision | 0x0 | 0x0 |
Module Serial # | 0202B999 (04ef0024490202b999) | 0202B99A (04ef0024490202b99a) |
Module Manufacturing Location | 0 | 0 |
# of Row Addressing Bits | 16 | 16 |
# of Column Addressing Bits | 10 | 10 |
# of Banks | 32 | 32 |
# of Ranks | 1 | 1 |
Device Width in Bits | 8 | 8 |
Bus Width in Bits | 32 | 32 |
Module Voltage | 1.1V | 1.1V |
CAS Latencies Supported | 22 28 30 32 36 40 42 46 50 | 22 28 30 32 36 40 42 46 50 |
Timings @ Max Frequency (JEDEC) | 46-46-46-90 | 46-46-46-90 |
Maximum frequency (MHz) | 2800 | 2800 |
Maximum Transfer Speed (MT/s) | DDR5-5600 | DDR5-5600 |
Maximum Bandwidth (MB/s) | PC5-22400 | PC5-22400 |
Minimum Clock Cycle Time, tCK (ns) | 0.357 | 0.357 |
Minimum CAS Latency Time, tAA (ns) | 16.428 | 16.428 |
Minimum RAS to CAS Delay, tRCD (ns) | 16.428 | 16.428 |
Minimum Row Precharge Time, tRP (ns) | 16.428 | 16.428 |
Minimum Active to Precharge Time, tRAS (ns) | 32.000 | 32.000 |
Minimum Row Active to Row Active Delay, tRRD (ns) | 0.000 | 0.000 |
Minimum Auto-Refresh to Active/Auto-Refresh Time, tRC (ns) | 48.428 | 48.428 |
Minimum Auto-Refresh to Active/Auto-Refresh Command Period, tRFC (ns) | 295.000 | 295.000 |
| | |
DDR5 Specific SPD Attributes | | |
Maximum Clock Cycle Time, tCKmax (ns) | 1.010 | 1.010 |
Write Recovery time (ns) | 30.000 | 30.000 |
Minimum Auto-Refresh to Active/Auto Refresh Command Period, tRFC2 (ns) | 160.000 | 160.000 |
Minimum Auto-Refresh to Active/Auto Refresh Command Period, tRFC4 (ns) | 130.000 | 130.000 |
Minimum Refresh Recovery Delay Time, tRFC1 (ns) | 0.000 | 0.000 |
Minimum Refresh Recovery Delay Time, tRFC2 (ns) | 0.000 | 0.000 |
Minimum Refresh Recovery Delay Time, tRFCsb (ns) | 0.000 | 0.000 |
Module Type | UDIMM | UDIMM |
Module information SPD revision | 1.0 | 1.0 |
SPD present | Yes | Yes |
SPD device type | SPD5118 | SPD5118 |
SPD Manufacturer | Montage Technology Group (Bank: 7, ID: 0x32) | Montage Technology Group (Bank: 7, ID: 0x32) |
PMIC 0 present | Yes | Yes |
PMIC 0 device type | PMIC5100 | PMIC5100 |
PMIC 0 Manufacturer | Richtek Power (Bank: 11, ID: 0x8C) | Richtek Power (Bank: 11, ID: 0x8C) |
PMIC 1 present | No | No |
PMIC 1 device type | | |
PMIC 1 Manufacturer | | |
PMIC 2 present | No | No |
PMIC 2 device type | | |
PMIC 2 Manufacturer | | |
Thermal Sensor 0 present | No | No |
Thermal Sensor 1 present | No | No |
Thermal Sensor device type | | |
Thermal Sensor Manufacturer | | |
Module Height (mm) | 32 | 32 |
Module Thickness Front (mm) | 2 | 2 |
Module Thickness Back (mm) | 1 | 1 |
Module Reference Card | Raw Card A Rev. 0 | Raw Card A Rev. 0 |
# DRAM Rows | 1 | 1 |
Heat spreader installed | No | No |
Operating Temperature Range | XT (0 to + 95 °C) | XT (0 to + 95 °C) |
Rank Mix | Symmetrical | Symmetrical |
Number of Package Ranks per Channel | 1 | 1 |
Number of Channels per DIMM | 2 | 2 |
Primary bus width per Channel | 32 bits | 32 bits |
Bus width extension per Channel | 0 bits | 0 bits |
DRAM Manufacture ID | 173 | 173 |
DRAM Manufacture Bank | 1 | 1 |
DRAM Manufacture Name | SK Hynix | SK Hynix |
DRAM Stepping | 15.15 | 15.15 |
SDRAM Package Type | Monolithic SDRAM | Monolithic SDRAM |
SDRAM Density Per Die | 16Gb | 16Gb |
SDRAM Bank Groups | 8 | 8 |
SDRAM Banks Per Bank Group | 4 | 4 |
Second SDRAM Package Type | | |
Second SDRAM Density Per Die | | |
Second SDRAM Column Address Bits | | |
Second SDRAM Row Address Bits | | |
Second SDRAM Device Width | | |
Second SDRAM Bank Groups | | |
Second SDRAM Banks Per Bank Group | | |
First SDRAM RFM RAAMMT | 0X (FGR: 0X) | 0X (FGR: 0X) |
First SDRAM RFM RAAIMT | 0 (FGR: 0) | 0 (FGR: 0) |
First SDRAM RFM Required | no | no |
First SDRAM RFM RAA Counter Decrement per REF command | RAAIMT / 2 | RAAIMT / 2 |
Second SDRAM RFM RAAMMT | | |
Second SDRAM RFM RAAIMT | | |
Second SDRAM RFM Required | | |
Second SDRAM RFM RAA Counter Decrement per REF command | | |
First SDRAM ARFM Level A RAAMMT | 0X (FGR: 0X) | 0X (FGR: 0X) |
First SDRAM ARFM Level A RAAIMT | 0 (FGR: 0) | 0 (FGR: 0) |
First SDRAM ARFM Level A supported | no | no |
First SDRAM ARFM Level A RAA Counter Decrement per REF command | RAAIMT / 2 | RAAIMT / 2 |
Second SDRAM ARFM Level A RAAMMT | | |
Second SDRAM ARFM Level A RAAIMT | | |
Second SDRAM ARFM Level A supported | | |
Second SDRAM ARFM Level A RAA Counter Decrement per REF command | | |
First SDRAM ARFM Level B RAAMMT | 0X (FGR: 0X) | 0X (FGR: 0X) |
First SDRAM ARFM Level B RAAIMT | 0 (FGR: 0) | 0 (FGR: 0) |
First SDRAM ARFM Level B supported | no | no |
First SDRAM ARFM Level B RAA Counter Decrement per REF command | RAAIMT / 2 | RAAIMT / 2 |
Second SDRAM ARFM Level B RAAMMT | | |
Second SDRAM ARFM Level B RAAIMT | | |
Second SDRAM ARFM Level B supported | | |
Second SDRAM ARFM Level B RAA Counter Decrement per REF command | | |
First SDRAM ARFM Level C RAAMMT | 0X (FGR: 0X) | 0X (FGR: 0X) |
First SDRAM ARFM Level C RAAIMT | 0 (FGR: 0) | 0 (FGR: 0) |
First SDRAM ARFM Level C supported | no | no |
First SDRAM ARFM Level C RAA Counter Decrement per REF command | RAAIMT / 2 | RAAIMT / 2 |
Second SDRAM ARFM Level C RAAMMT | | |
Second SDRAM ARFM Level C RAAIMT | | |
Second SDRAM ARFM Level C supported | | |
Second SDRAM ARFM Level C RAA Counter Decrement per REF command | | |
sPPR Granularity | bank group | bank group |
sPPR Undo/Lock | supported | supported |
Burst length 32 | not supported | not supported |
MBIST/mPPR | not supported | not supported |
mPPR/hPPR Abort | not supported | not supported |
PASR | not supported | not supported |
DCA Types Supported | Device supports DCA for 4-phase internal clock(s) | Device supports DCA for 4-phase internal clock(s) |
x4 RMW/ECS Writeback Suppression | not supported | not supported |
x4 RMW/ECS Writeback Suppression MR selector | MR9 | MR9 |
Bounded Fault | not supported | not supported |
SDRAM Nominal Voltage, VDDQ | 1.1V | 1.1V |
SDRAM Nominal Voltage, VPP | 1.8V | 1.8V |
Cyclical Redundancy Code (CRC) for Base Configuration | 9d1a | 9d1a |
| | |
XMP Attributes | | |
XMP version | 3.0 | 3.0 |
PMIC Vendor ID | 8A8C | 8A8C |
Number of PMICs on DIMM | 1 | 1 |
PMIC capabilities | | |
PMIC has capabilities for OC functions | Yes | Yes |
Current PMIC OC is enabled | Yes | Yes |
PMIC voltage default step size | 5mV | 5mV |
OC global reset functions | No | No |
Validation and Certification Capabilities | | |
DIMM is self-certified by DIMM vendor | No | No |
PMIC Component is validated by Intel AVL level | No | No |
XMP revision | 1.2 | 1.2 |
XMP Profile 1 | | |
Profile name | TG-8000-38-48-84 | TG-8000-38-48-84 |
XMP Certified | No | No |
Recommended number of DIMMs per channel | 1 | 1 |
Module VPP voltage | 1.80V | 1.80V |
Module VDD voltage | 1.45V | 1.45V |
Module VDDQ voltage | 1.45V | 1.45V |
Memory Controller voltage | 1.10V | 1.10V |
Clock speed (MHz) | 4000 | 4000 |
Transfer Speed (MT/s) | DDR5-8000 | DDR5-8000 |
Bandwidth (MB/s) | PC5-32000 | PC5-32000 |
Minimum clock cycle time, tCK (ns) | 0.250 | 0.250 |
Supported CAS latencies | 38 | 38 |
Minimum CAS latency time, tAA (ns) | 9.500 | 9.500 |
Minimum RAS to CAS delay time, tRCD (ns) | 12.000 | 12.000 |
Minimum row precharge time, tRP (ns) | 12.000 | 12.000 |
Minimum active to precharge time, tRAS (ns) | 21.000 | 21.000 |
Supported timing at highest clock speed | 38-48-48-84 | 38-48-48-84 |
Minimum Active to Auto-Refresh Delay, tRC (ns) | 33.000 | 33.000 |
Minimum Write Recovery Time, tWR (ns) | 30.000 | 30.000 |
Minimum Auto-Refresh to Active/Auto-Refresh Delay, tRFC1 (ns) | 295.000 | 295.000 |
Minimum Auto-Refresh to Active/Auto-Refresh Delay, tRFC2 (ns) | 160.000 | 160.000 |
Minimum Auto-Refresh to Active/Auto-Refresh Delay, tRFCsb (ns) | 130.000 | 130.000 |
Minimum Read to Read Command Delay Time, Same Bank Group, tCCD_L (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) |
Minimum Write to Write Command Delay Time, Same Bank Group, tCCD_L_WR (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) |
Minimum Write to Write Command Delay Time, Second Write not RMW, Same Bank Group, tCCD_L_WR2 (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) |
Minimum Write to Read Command Delay Time, Same Bank Group, tCCD_L_WTR (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) |
Minimum Write to Read Command Delay Time, Different Bank Group, tCCD_S_WTR (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) |
Minimum Active to Active Command Delay Time, Same Bank Group, tRRD_L (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) |
Minimum Read to Precharge Command Delay Time, tRTP (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) |
Minimum Four Activate Window, tFAW (ns) | 0.000 | 0.000 |
Advanced Memory Overclocking Features | | |
Real-Time Memory Frequency Overclocking | Not supported | Not supported |
Intel Dynamic Memory Boost | Not supported | Not supported |
System CMD Rate Mode | 2N | 2N |
Vendor Personality Byte | 0x00 | 0x00 |
XMP Profile 2 | | |
Profile name | TG-6000-38-38-78 | TG-6000-38-38-78 |
XMP Certified | No | No |
Recommended number of DIMMs per channel | 1 | 1 |
Module VPP voltage | 1.80V | 1.80V |
Module VDD voltage | 1.25V | 1.25V |
Module VDDQ voltage | 1.25V | 1.25V |
Memory Controller voltage | 1.10V | 1.10V |
Clock speed (MHz) | 3000 | 3000 |
Transfer Speed (MT/s) | DDR5-6000 | DDR5-6000 |
Bandwidth (MB/s) | PC5-24000 | PC5-24000 |
Minimum clock cycle time, tCK (ns) | 0.333 | 0.333 |
Supported CAS latencies | 38 | 38 |
Minimum CAS latency time, tAA (ns) | 12.654 | 12.654 |
Minimum RAS to CAS delay time, tRCD (ns) | 12.654 | 12.654 |
Minimum row precharge time, tRP (ns) | 12.654 | 12.654 |
Minimum active to precharge time, tRAS (ns) | 25.974 | 25.974 |
Supported timing at highest clock speed | 38-38-38-78 | 38-38-38-78 |
Minimum Active to Auto-Refresh Delay, tRC (ns) | 38.628 | 38.628 |
Minimum Write Recovery Time, tWR (ns) | 30.000 | 30.000 |
Minimum Auto-Refresh to Active/Auto-Refresh Delay, tRFC1 (ns) | 295.000 | 295.000 |
Minimum Auto-Refresh to Active/Auto-Refresh Delay, tRFC2 (ns) | 160.000 | 160.000 |
Minimum Auto-Refresh to Active/Auto-Refresh Delay, tRFCsb (ns) | 130.000 | 130.000 |
Minimum Read to Read Command Delay Time, Same Bank Group, tCCD_L (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) |
Minimum Write to Write Command Delay Time, Same Bank Group, tCCD_L_WR (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) |
Minimum Write to Write Command Delay Time, Second Write not RMW, Same Bank Group, tCCD_L_WR2 (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) |
Minimum Write to Read Command Delay Time, Same Bank Group, tCCD_L_WTR (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) |
Minimum Write to Read Command Delay Time, Different Bank Group, tCCD_S_WTR (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) |
Minimum Active to Active Command Delay Time, Same Bank Group, tRRD_L (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) |
Minimum Read to Precharge Command Delay Time, tRTP (ns) | 0.000 (0 nCK) | 0.000 (0 nCK) |
Minimum Four Activate Window, tFAW (ns) | 0.000 | 0.000 |
Advanced Memory Overclocking Features | | |
Real-Time Memory Frequency Overclocking | Not supported | Not supported |
Intel Dynamic Memory Boost | Not supported | Not supported |
System CMD Rate Mode | 2N | 2N |
Vendor Personality Byte | 0x00 | 0x00 |
| | |
EXPO Attributes | | |
EXPO version | 1.0 | 1.0 |
PMIC feature support | | |
PMIC 10 mV step size support | No | No |
EXPO Profile 1 | | |
DIMMs per channel supported | 1 | 1 |
EXPO Optional Block Support | | |
Block 1 enabled | Yes | Yes |
SDRAM VDD | 1.45V | 1.45V |
SDRAM VDDQ | 1.45V | 1.45V |
SDRAM VPP | 1.80V | 1.80V |
Clock speed (MHz) | 4000 | 4000 |
Transfer Speed (MT/s) | DDR5-8000 | DDR5-8000 |
Bandwidth (MB/s) | PC5-32000 | PC5-32000 |
Minimum clock cycle time, tCK (ns) | 0.250 | 0.250 |
Minimum CAS latency time, tAA (ns) | 9.500 | 9.500 |
Minimum RAS to CAS delay time, tRCD (ns) | 12.000 | 12.000 |
Minimum row precharge time, tRP (ns) | 12.000 | 12.000 |
Minimum active to precharge time, tRAS (ns) | 21.000 | 21.000 |
Supported timing at highest clock speed | 38-48-48-84 | 38-48-48-84 |
Minimum Active to Auto-Refresh Delay, tRC (ns) | 33.000 | 33.000 |
Minimum Write Recovery Time, tWR (ns) | 30.000 | 30.000 |
Minimum Auto-Refresh to Active/Auto-Refresh Delay, tRFC1 (ns) | 295.000 | 295.000 |
Minimum Auto-Refresh to Active/Auto-Refresh Delay, tRFC2 (ns) | 160.000 | 160.000 |
Minimum Auto-Refresh to Active/Auto-Refresh Delay, tRFCsb (ns) | 130.000 | 130.000 |
Minimum Active to Active Command Delay Time, Same Bank Group, tRRD_L (ns) | 5.000 | 5.000 |
Minimum Read to Read Command Delay Time, Same Bank Group, tCCD_L (ns) | 5.000 | 5.000 |
Minimum Write to Write Command Delay Time, Same Bank Group, tCCD_L_WR (ns) | 20.000 | 20.000 |
Minimum Write to Write Command Delay Time, Second Write not RMW, Same Bank Group, tCCD_L_WR2 (ns) | 10.000 | 10.000 |
Minimum Four Activate Window, tFAW (ns) | 8.000 | 8.000 |
Minimum Write to Read Command Delay Time, Same Bank Group, tWTR_L (ns) | 10.000 | 10.000 |
Minimum Write to Read Command Delay Time, Different Bank Group, tWTR_S (ns) | 2.500 | 2.500 |
Minimum Read to Precharge Command Delay Time, tRTP (ns) | 7.500 | 7.500 |
Zuletzt bearbeitet:
seppelchen
Foto-Master of 03/11
oh, gut zu wissen... danke
SCLs beide auf 8 & tWRRD auch auf 8 (es geht auch 2, 4).
Wie viel Spannung das Kit braucht, kommmt auch auf das Mobo, CPU & den Einstellungen drauf an. Jeder Hersteller geht seinen eigenen Weg & vertrimmt auch manchmal Timings...
Damit sollte bei Karhu (mit 2200FCLK) 257+MB/s drin sein
Beitrag automatisch zusammengeführt:
M-Die ist eigen bei Spannungen, zu viel mögen die nicht. Kann aber auch am Kit liegen bzw. der Kombination.oh, gut zu wissen... danke
Beitrag automatisch zusammengeführt:
Kannst ja mal testen ob 6000CL26 laufen (mit 1,4V)
Zuletzt bearbeitet:
seppelchen
Foto-Master of 03/11
ja, irgendwo zwischen dem Zen Screenshot oben und dem letzten Blend Run...
Dwayne_Johnson
Legende
- Mitglied seit
- 24.12.2009
- Beiträge
- 18.333
Aha - "Bärchen" kommt baldHabs gerade installiert...
Sieht nett aus und die History ist auch hilfreich
Zu v2.0 hab ich nichts Näheres gefunden...
"Bärchen" muss jetzt Gas geben - 2024 hat gerade noch ~29h
Anhang anzeigen 1059550
RAM Test – Karhu Software
The ultimate memory stress test program. Check your PC for faulty DRAM modules and verify overclock stability with Karhu RAM Test. Works on Windows 7/8/10/11 32-bit and 64-bit. Linux support coming in 2024.
www.karhusoftware.com
Habe versucht mich an den Rechner anzunehmen, aber sowohl die SCL von 8 auf 5/23 auf 18 als auch tRRDL 15 auf 12 + tWTRL von 30 auf 24 frisst er nicht. Das endet dann in endlos training oder bootet gerade so im dritten Versuch :/. Jetzt mal noch alles mit den 1,55V der Gskill. War jetzt aber auch etwas Airflow gebremst, da der Nachwuchs dauernd seine Hände in die Lüfter stecken wollte
Wenn ich mit 8000 nicht zurande komme, werde ich mich diesen Settings nähern ja und ausprobieren. Aber dann wäre das Gene ein bisschen Perlen vor die Säue.Kannst ja mal testen ob 6000CL26 laufen (mit 1,4V)
Anhänge
Ich habe den regulären FF3D532G8000HC38DDC01 und auch 5600NB
8000CL34 1.50V
6000CL26 kann mit 1,38 V hergestellt werden
ColinMacLaren
Enthusiast
Gestern habe ich meinem 9800X3D und meinen Corsair 30 CL 6000er RAM bekommen. ICh bin ziemlicher Anfänger was Übertakten auf AMD-Plattformen angeht und habe jetzt erstmal basierend auf buildzoids Empfehlungen folgendes gemacht:
Damit komme ich auf 68.4ns im AIDA64-Laterncy-Bench. Ist das OK so? Wie geht es ab hier weiter? Ich freue mich über Tipps
Damit komme ich auf 68.4ns im AIDA64-Laterncy-Bench. Ist das OK so? Wie geht es ab hier weiter? Ich freue mich über Tipps
Anhänge
Es war ein Test der Einstellungen des 2505. Ich denke, es ist das Beste, auf jeden Fall besser als das 2604 des Gene. ProcOdt auf 2505 automatisch und zeigt 25,3 an, ProcOdt Pu 40 muss auf 2604 eingestellt werden.
Bam_Bam
Experte
- Mitglied seit
- 09.01.2024
- Beiträge
- 563
Wie kommen denn 1104MBx26 bei TM5 zustande? Woher die 26 Threads?Habe versucht mich an den Rechner anzunehmen, aber sowohl die SCL von 8 auf 5/23 auf 18 als auch tRRDL 15 auf 12 + tWTRL von 30 auf 24 frisst er nicht. Das endet dann in endlos training oder bootet gerade so im dritten Versuch :/. Jetzt mal noch alles mit den 1,55V der Gskill. War jetzt aber auch etwas Airflow gebremst, da der Nachwuchs dauernd seine Hände in die Lüfter stecken wollte
Wenn ich mit 8000 nicht zurande komme, werde ich mich diesen Settings nähern ja und ausprobieren. Aber dann wäre das Gene ein bisschen Perlen vor die Säue.
Kann ich dir nicht sagen, habe da immer 26 Threads :/
GDM (GearDownMode) auf aus stellen
FCLK entweder 2000 oder 2200 (das musst du testen, am besten in Game & mit Prime95 Large FFT (AVX on).
Beitrag automatisch zusammengeführt:
teste am besten mit Karhu, TM5 schwindelt eh oft du siehst halt nicht den Testspeed... (oder verwende die 0.12.3)
ColinMacLaren
Enthusiast
Hi guys, agreed that GearOFF & FCLK 2200 all day is the way, best route to max. performance.
About testing stability in games, nope never was the guidance way at all, Prime large FFT always fits better to Intel cpu behavoir scenario, for Ryzen do you need Y-cruncher FFT/N64/VT3 combo best shoot & hardest to pass I've throwed up so far to Ryzen cpu's era, it will throw errors as soon as your memories heat up high enough to keep it up with IMC controller in stable AVX2 testing scenario hopefully it is just a voltage issue that it takes care of or an AVX2 test will detect it. coming soon 👍
I know it sounds counterproductive, cause OC memories hard needs a lot of time consumer, doesn't matter 1 #error or 10hours TM5 run, wrong timmings, low VDD or Q voltages, maybe poor cpu IMC or simply too much PCB sticks high temps heating them up quickly idk, so confident y can find out which one y issues are 🤔
But although I trust the Y-Cruncher test suite which has passed me well a few times now, AVX2 dataset is hard, so will N64 find out memory controller errors instant by cores 💪
@Gr3yh0und TM5's job is just to check the memory timings, nothing around it, but it will also fail if the CPU can't maintain stability.
TM5 is not able to detect memory control issues, for such work you need Y-cruncher, it can find out in no time memory controller errors by cores weaknesess instant.
Karhu test is good too, coz uses different approach kinda testing much more the cache side part of things and stuff.
Karhu with cache will fail if the IMC fails to hold this voltage, or also will fail if one of the cores fails indeed.
I strongly recomend to try Karhu or Ycruncher for such stability testing work, keep in mind Karhu with Cpu cache=Enabled always 🙏
Karhu test and Ycruncher it's fit better for everyone who tested only TM5 stable so far, and they are already validated Profile setup as stable, but guess what? maybe you are not stable as y think y are?
@draytek11 please use Karhu test, better for his memory cache side of things testing approach, and than Y-cruncher AVX2 suite later if you passed Karhu 12h+ well minimum 40000+ coverage %
Hope if all fine you are good to say "hooray that's stable, no errors" endlessy.
Nothing but true, I saw same yours timings somewhere else before 😜 doing just fine, well done stable on my Neo's A-die setup indeed 😋
But actually founded better tightest timings 👍
And a bit 100.5 bclk included won't hurts 🔝
Zuletzt bearbeitet:
Kann sein das du M-Die hast. Kannst du ganz einfach Prüfen, wenn du auf das Label hinten am Stick schaust, dort ist eine Nummer 5.43.13 oder 5.43.01
Timings sind aufeinander abgestimmt & dürfen nicht nur auf das Minimum gesetzt werden, es gibt aber auch hier je nach MB Hersteller Unterschiede.
Beitrag automatisch zusammengeführt:
Frametimes & Framedrops sind ein guter Indikator dafür, das Einstellung funktionieren oder eben nicht. Gerade in Spielen werden unterschiedliche Bereiche der CPU dynamisch belastet, was einige Fehler erkennen & zu abstürzen führen kann. Y-Cruncher ist ein gutes Tool & man sollte dort alle Tests durchlaufen lassen, um genug Stress & Wärme auf den CCDs & IOD zu erzeugen, denn auch durch die hohe Wärmeentwicklung kkommt es häufig zu Problemen (besonders beim IOD).
Zuletzt bearbeitet:
Bam_Bam
Experte
- Mitglied seit
- 09.01.2024
- Beiträge
- 563
In etwas älteren Beiträgen von dir nicht. Es waren mal 16x, dann hat sich etwas verändert und der Multi schwankt in deinen Screenshots. M.E. ist da etwas nicht ganz OK. Komisch.
ColinMacLaren
Enthusiast
Ja, ist M-Die.
Wo finde ich denn die Zusammenhänge zwischen den Timings? Mit den gleichen Settings und FCLK war die Latenz übrigens 10ns höher. Hat es Sinn noch 6.200 oder 6.400 MT/s zu versuchen oder lohnt sich das nicht?
Ähnliche Themen
