1. Hardwareluxx
  2. >
  3. News
  4. >
  5. Hardware
  6. >
  7. Prozessoren
  8. >
  9. Skylake-Kern annotiert: Intels Core-Architektur im Detail

Skylake-Kern annotiert: Intels Core-Architektur im Detail

Veröffentlicht am: von

picasso-dieDie im August 2015 eingeführte Skylake-Architektur ist bis heute im Desktop-Segment Intels Cashcow. Während einige der Mobil-Prozessoren bereits auf Sunny Cove umgestiegen sind (Ice Lake) oder in Kürze auf Willow Cove umsteigen werden (Tiger Lake) und bei den Servern ebenfalls der Umstieg auf Ice Lake und damit die Sunny-Cove-Architektur im Raum steht, wird Intel die Skylake-Architektur für Comet Lake-S noch verwendet, für Rocket Lake-S ist aber zumindest ein Backport von Sunny- oder Willow Cove auf 14 nm angedacht.

Demnach ist die Skylake-Architektur durchaus noch einmal einen Blick wert. @GPUsAreMagic lieferte uns bereits eine ausführliche Annotierung der I/O-Dies der aktuellen Ryzen- und EPYC-Prozessoren. Nun liefert man, aus dem gleichen Blickwinkel, einen Blick auf die Skylake-Architektur und hier vor allem auf den eigentlichen Kern und nicht den kompletten Die. Dazu verwendet wurde eine Aufnahme von FritzensFritz, der uns regelmäßig mit schicken Aufnahmen beglückt.

Die ursprüngliche Aufnahme wurde von einem Xeon ES QJW5 / Xeon Gold 6122 gemacht. Dieser bietet 20 Kerne und verwendet den Sockel LGA3647. Als 20-Kerner kommt hier also ein Skylake-SP mit dem XCC-Die (Extreme Core Count) zum Einsatz. Der einzelne Kern hat eine Größe von 4,644 x 3,535 mm und kommt damit auf eine Fläche von 16,417 mm².

Datenschutzhinweis für Twitter

An dieser Stelle möchten wir Ihnen einen Twitter Feed zeigen. Ihre Daten zu schützen, liegt uns aber am Herzen: Twitter setzt durch das Einbinden des Applets Cookies auf ihrem Rechner, mit welchen sie eventuell getracked werden können. Wenn Sie dies zulassen möchten, klicken Sie einfach auf diesen Feed. Der Inhalt wird anschließend geladen und Ihnen angezeigt.

Ihr Hardwareluxx-Team

Tweets ab jetzt direkt anzeigen

Der beschriftet Die-Shot zeigt die recht großen Flächen, die durch den L3- (1,375 MB) und L2-Cache (1 MB) eingenommen werden. Der L1-Data- und Instruction-Cache ist mit 32 KB dagegen recht klein. Oben links ist das Mesh-Interface bzw. das physikalische Interface dazu zu sehen. Im rechten Drittel sind die eigentlichen Funktionseinheiten zu erkennen.

Einmal mehr wird deutlich, wie viel der Chipfläche eigentlich notwendig ist, damit die Kerne überhaupt in der Form funktionieren können, in der sie ausgelegt sind. in etwa 75 % werden durch die Caches, Interfaces, Register und die dazugehörige Branche Prediction, Scheduler und Decoder belegt. Nur etwa 25 % fallen auf die FMAs (Fused Multiply Add), AGUs (Address Generation Unit) oder ALU (Arithmetic Logic Unit).

An der unteren Kante ist der Fully Integrated Voltage Regulator (FIVR) zu erkennen. Diesen gibt es nur in der Servervariante der Skylake-Architektur. Für ein besseres Overclocking führte Intel diesen für die Client-Architektur zurück auf das Mainboard. Nur die Server-Architektur verwendet also einen FIVR. Auf den Die-Shots ist er aber auch auf den Client-Chips zu erkennen, da Intel hier grundsätzlich die gleichen Kerne verwendet.

Die Die-Shots und dazugehörige Beschriftung geben in jedem Fall einen interessanten Einblick in die Funktionsweise und die Fertigung moderner Chips.