Zen 6 mit 3D V-Cache: AMD soll Cache in zwei Schichten stapeln

[HWL News Bot]

Bereits mit dem ersten Auftauchen der X3D-Technologie, die AMD dann später als 3D V-Cache vermarktet hat und inzwischen zu einem wichtigen Merkmal in AMDs Prozessor-Portfolio geworden ist, deutete sich an, dass AMD die Größe des Caches über ein Stapeln mehrerer Schichten skalieren kann. In der nächsten Generation der Ryzen- und EPYC-Prozessoren soll es nun soweit sein. Dies berichtet Moore's Law is Dead, dessen Meldungen meist mit Vorsicht zu genießen sind, der in einigen Details aber auch immer mal wieder richtig liegt.
... weiterlesen

 

[Erklärbär]

AMD die "Hochstapler". Da bekommt die Gerüchteküche doch mal eine ganz andere Bedeutung. Bin mal gespannt wann auch da 232-Layer gestapelt wird.

 

[Hadan_P]

AMD die "Hochstapler". Da bekommt die Gerüchteküche doch mal eine ganz andere Bedeutung. Bin mal gespannt wann auch da 232-Layer gestapelt wird.

So lange stapeln bis wir keinen RAM mehr brauchen weil alles gleich direkt in den Cache passt!

 

[zog88]

Na wenn das mal gut geht, sehe da wieder das bekannte Temperaturproblem aufflammen, im wahrsten Sinne...

 

[Defuqisthis]

Deswegen sitzt der V-Cache jetzt unter dem Core Die und nicht mehr oben drauf, aber Takt wird man vermutlich trotzdem reduzieren müssen.

 

[Zeitmangel]

Für die dicken Eisen gibts 2-Hi, für den Desktop wahrscheinlich wie bisher.

Beruhigt euch wieder. Duckt euch aber trotzdem mal. zog88 sieht etwas kommen

 

[lordberti]

Neue AIDA64 Final Version 7.70 (08.07.25) mit Vorläufigem Zen 6 Support

AIDA64 v7.70 Press Release | AIDA64

Preliminary support for AMD Zen 6 desktop, server and mobile processors

 

[Holzmann]

Krass wenn man bedenkt das Zen6 erst 2027 erscheinen soll.

 

[zuchtmaista]

Krass wenn man bedenkt das Zen6 erst 2027 erscheinen soll.

Woher diese info? kamm nicht jedes jahr ne neue cpu raus oder aller anderhalb jahre ?

 

[Holzmann]

AMD Zen 6 und Zen 6c: Next-Gen-Ryzen machen die Runde

Einmal mehr machen spannende Gerüchte zu AMDs kommenden Mikroarchitekturen Zen 6 ("Morpheus") und Zen 6c ("Monarch") die Runde.

www.pcgameshardware.de

 

[zuchtmaista]

aber hardwareluxx schreibt 2026 werden wir mehr wissen da erscheinen die cpus steht im ihren artikel hmmm....... artikel von gestern

 

[Techlogi]

Zen - 03-2017
Zen+ - 04-2018
Zen2 - 07-2019
Zen3 - 11-2020
Zen4 - 09-2022
Zen5 - 08-2024

Und aktuell ist AMD ja auch nicht unbedingt in Zugzwang.
Edit, sind aber die rts der non-x3d-Varianten

 

[Holt]

Für die nächste EPYC-Generation Venice setzt AMD auf bei TSMC in 2 nm gefertigte CCDs, womit auch die Fertigung der SRAM-Lagen einen Schritt in eine kleinere Prozessgröße machen dürften.

Wobei erstens die Frage ist, ob nicht nur die kompakten Zen6c Kerne in N2 gefertigt werden, die großen Zen6 Kerne aber in N3P oder N3X, da man hier ja den höheren Takt der P und X Varianten der Prozesse braucht und es für N2P zu früh wäre. Derzeit werden ja die kompakten Zen5c auch in N3E und die normalen Zen5 Kerne in N4X gefertigt. Schaut man sich TSMCs Roadmap an, so sollte es mich wundern, wenn auch die großen Zen6 Kerne für die Desktop RYZEN in N2 gefertigt werden, außer wenn schon der originale N2 Prozess sehr hohe Taktraten ermöglicht.

Allerdings gab es bei SRAM in N3 ein Problem mit der Skalierung

When TSMC formally introduced its N3 fabrication technologies earlier this year, it said that the new nodes would provide 1.6x and 1.7x improvements in logic density when compared to its N5 (5nm-class) process. What it did not reveal is that SRAM cells of the new technologies almost do not scale compared to N5, according to WikiChip, which obtained information from a TSMC paper published at the International Electron Devices Meeting (IEDM)

TSMC's N3 features an SRAM bitcell size of 0.0199µm^², which is only ~5% smaller compared to N5's 0.021 µm^²SRAM bitcell. It gets worse with the revamped N3E as it comes with a 0.021 µm^² SRAM bitcell (which roughly translates to 31.8 Mib/mm^²), which means no scaling compared to N5 at all.

Mit N2 soll SRAM aber besser skalieren:

But a noteworthy aspect of TSMC's N2 is that this production node also shrinks HD SRAM bit cell size to around 0.0175 µm^2 (enabling SRAM density of 38 Mb/mm^2), down from 0.021 µm^2 in the case of N3 and N5

Neue AIDA64 Final Version 7.70 (08.07.25) mit Vorläufigem Zen 6 Support

Bei Intel ist es normal, dass die großen Kunden schon so 12 bis 18 Monate vor dem Release neuer Xeons Samples zum Testen und Optimieren ihrer Software bekommen. Von daher wäre es zu erwarten, dass es auch schon Zen6 Samples gibt, auch wenn die CPUs erst in mehr als einem Jahr, vielleicht auch erst eineinhalb Jahren erscheinen. Gehen mal davon aus, dass es schon reichlich Samples von den kommenden Xeons bei den großen Kunden gibt und auch von den kommenden Desktop CPUs die erste Ende 2026 erscheinen, müssen jetzt so langsam die Samples fertig sein.

kamm nicht jedes jahr ne neue cpu raus oder aller anderhalb jahre ?

Bei den letzten Generationen waren es eher alle 2 Jahre, aber das gilt ja inzwischen auch für Intel, nachdem die Generation vor Arrow Lake das Refresh von Raptor Lake war und die nächste auch nur ein Refresh von Arrow Lake sein wird, also keine wirklich neuen Generationen. Bei AMD kommen dann aber eben zwischendurch auch noch die APUs raus. Wirklich neue Architekturen scheinen nun aber bei AMD wie bei Intel in einem Rhythmus von so 2 Jahren zu erscheinen.

 

[jdl]

Zen - 03-2017
Zen+ - 04-2018
Zen2 - 07-2019
Zen3 - 11-2020
Zen4 - 09-2022
Zen5 - 08-2024

Und aktuell ist AMD ja auch nicht unbedingt in Zugzwang.

Intels neue Xeon 7900P mit 192 P-Cores sind angekündigt, die Zen5 EPYC gibt es mit maximal 128 Cores. Die Zen5c gibt es mit maximal 192 Kernen, die sind sicherlich stärker als die 288E Kerne in den Xeon 7500.

 

[Holt]

Die Zen5c gibt es mit maximal 192 Kernen, die sind sicherlich stärker als die 288E Kerne in den Xeon 7500.

Sicher? Die e-Kerne sind schon bei Arrow Lake extrem leistungsstark. und obendrein sehr effizient. Auch wenn diese CPUs dann 500W und mehr verbrauchen können, so sind dies pro Kern nur wenige Watt, die Effizienz spielt da also eine gewaltige Rolle. Wer in der nächsten Runde die Nase vorne haben wird, lässt sich meiner Meinung nach, derzeit überhaupt nicht vorhersagen, es dürfte sehr eng werden, zumal Zen6c EPYC wohl bis zu 256 Kerne aus TSMCs N2 Fertigung bieten werden.

 

[Zeitmangel]

Wobei erstens die Frage ist, ob nicht nur die kompakten Zen6c Kerne in N2 gefertigt werden,

Nein. Ist es nicht. Augen auf und Ohren auf. Alle kommen in N2.

die großen Zen6 Kerne aber in N3P oder N3X, da man hier ja den höheren Takt der P und X Varianten der Prozesse braucht und es für N2P zu früh wäre.

Zu früh wäre? Die N3 haben höheren Takt als der N2?

Allerdings gab es bei SRAM in N3 ein Problem mit der Skalierung Mit N2 soll SRAM aber besser skalieren:

Da tut sich IMHO erstmal nichts mehr.

Intels neue Xeon 7900P mit 192 P-Cores sind angekündigt, die Zen5 EPYC gibt es mit maximal 128 Cores. Die Zen5c gibt es mit maximal 192 Kernen, die sind sicherlich stärker als die 288E Kerne in den Xeon 7500.

Erstmal einen Admin finden der sich dafür erwärmen lässt...

 

[Nozomu]

aber hardwareluxx schreibt 2026 werden wir mehr wissen da erscheinen die cpus steht im ihren artikel hmmm....... artikel von gestern

Kaufbar werden die erst 2027 sein.

 

[Holt]

Nein. Ist es nicht. Augen auf und Ohren auf. Alle kommen in N2.

Darüber gibt es unterschiedliche Meinungen:

June 3rd 2025
Preliminary Support for AMD "Zen 6" Lands in AIDA64 Beta Update

Reports indicate that Medusa Ridge CPUs may include 12-core chiplet dies, marking a step forward from previous architectures.

These chips are expected to be manufactured using TSMC's N3P process, which is designed to deliver improved power efficiency and higher frequencies.

Zu früh wäre? Die N3 haben höheren Takt als der N2?

Es wäre zu früh für N2P, die N2 Variante für hohe Taktraten. AMD nutzt für die großen Kerne der Desktop CPUs und EPYC Classic die P oder X (für noch höhere Taktraten) Varianten von TSMCs Prozessen. Ohne auf die konkrete Varianten einzugehen, ist eine Aussage wie "N3 haben höheren Takt als der N2" sinnlos, aber N3P und erst recht N3X ist für Chips mit hohen und höchsten Taktraten und wenn schon der Vanilla N2 Prozess höhere Taktraten als N3P ermöglichen würde, könnte TSMC sich die Entwicklung der N3P und N3X Varianten ja auch sparen. Machen sie aber nicht, also kann man davon ausgehen, dass N2 nicht so hohe Taktraten wie N3P und N3X erlauben wird. Wie es dann im Vergleich von N3P und später N2P aussehen wird, ist eine andere Frage, aber N2P kommt erst ein Jahr nach N2 und N2X sogar nochmal ein Jahr später in die Serienfertigung. N3P und N3X sollen dieses Jahr in die Massenfertigung gehen, auch 2 Jahre nach dem ersten N3 Prozess.

Da tut sich IMHO erstmal nichts mehr.

Für dich zählt nur deine Meinung, Fakten sind dir offenbar egal und deswegen stehst du auch auf meiner IL und hast hiermit wieder bewiesen, dass du dort gut aufgehoben bist.

Für mich bleibt es dabei, dass die Zen6c Kerne in N2 und die großen Zen6 Kerne in N3P oder N3X gefertigt werden, eben weil man da die hohen Taktraten braucht, vor allem im Desktop und obendrein ist N2 noch einmal teurer als N3. Man sollte nicht vergessen, dass es bei AMD Venice eben zwei Varianten gibt, wie schon bei Turin die Classic (bis zu 16 Zen5 8 Kern CCDs) mit den großen Kernen und die Turin Dense (bis zu 12 Zen5c 16 Kern CCDs), Das Bild von AMD welches 256 Kerne 2nm Zen6 zeigt, bezieht sich auf die Dense Version mit den Zen6c, aber Zen6c ist ja auch Zen6 und von daher nicht falsch. Aber wenn selbst AMD die Zen6c einfach nur Zen6 nennt, ist es kein Wunder, wenn die Gerüchteküche diese auch ständig durcheinander wirft. Selbst Computerbase schreibt dazu:

Das Schaubild zum Sockel SP7 zeigt dabei die Verwendung von zwei IO-Dies pro Prozessor, zudem sind acht CPU-Dies mit je 32 Kernen auf dem Package zu finden – der Maximalausbau von 256 Kernen. Die Kernanordnung lässt hier aber vermuten, dass es sich um Venice Dense mit Zen 6c handeln dürfte, so wie Turin Dense mit Zen 5c aktuell.