Dies ist leider nicht korrekt, denn die SSD Controller halten ja vor allem die Mappingstabelle im DRAM Cache, dies sie brauchen um aus externen Adressen auf die interne NAND Adresse zu kommen. Bei dem DRAMless SSDs passt aber nur ein kleiner Teil davon in das interne SRAM des Controllers und dieser kleine Teil kann eben auch nur einen kleinen Adressraum beeinhalten. Wird nun also von eimem Benchmark nur über 1GB gebencht, wie bei AS-SSD oder CDM in der Defaulteinstellung oder auch über 8GB wie es bei IOMeter meist der Fall ist, so reicht das SRAM in aller Regel um den dafür nötigen Teil der Mappingtabelle aufzunehmen, die Performance ist dann so gut wie bei einer SSD mit DRAM Cache.
Nur wird in der Praxis die SSD voller sein, damit erfolgen die Zugriffe des Systems über einen weit größeren Adressraum, der dafür nötige Teil der Mappingtabelle muss dann oft aus dem NAND nachgeladen werden, bevor die eigentlichen Daten aus dem NAND gelesen werden können. Dabei spielt es keine Rolle wie viel Speicherplatz ein Programm belegt, sondern nur über welchen Adressraum (LBAs) hinweg die Zugriffe eben so erfolgen und Windows greift ja auch ständig auf bestimmten Systemdateien zu, was bei Systemlaufwerken dafür sorgt, dass der Teil der Mappingtabelle der dafür gebraucht wird, dann wohl ständig im SRAM bleibt und den Platz für den Rest weiter einschränkt.
Wäre es nur ein Problem wenn ein Programm beim Start mehr als 8GB einlesen würde, so müsste der Controller der SSD ja schon vorab von gewusst und den passenden Teil der Mappingtabelle in sein SRAM geladen haben, wie sollte dies aber möglich sein?