Weshalb lässt man auf einem Mainboard mit 8 SATA-Ports, dessen Chipsatz ebenfalls nativ 8 Ports unterstützt, nur 6 über den Chipsatz laufen und 2 über einen langsameren Zusatz-Controller?
Vermutlich weil sonst einer der 8 SATA Ports wegfällt, wenn man eine SATA SSD im zweiten M.2 Slot verbaut und da der keine vernünftige Anbindung mit PCIe Lanes hat (also keine 4 PCIe 3.0 Lanes), werden dies wohl auch die meisten Nutzer machen. Dann dürften der Support wieder eine Menge Fragen beantworten müssen, warum denn nun eines der anderen Laufwerke nicht erkannt wird.
Weshalb gibt es bei Ryzen-Boards eigentlich keine 3 PCIe 3.0-Slots für Lanes von der CPU wie bei einigen Intel-Pendants seit 2012? Also bei Vollbestückung x8/x4/x4.
Weil nur bei Intel der x8/x4/x4 Modus möglich ist, aber AMD nur x8/x8 für die X370/470 Boards als möglich Aufteilung der 16 PCIe 3.0 Lanes für die Graka vorgesehen hat. Was komisch ist, da diese ganze Lanes bei TR ja scheinbar auch bis runter zu vier x4 aufgeteilt werden können um dann 4 M.2 PCIe SSDs in einem x16 Slot zu betreiben. Da ist also AMD schuld und nicht die Boardhersteller.
Genau das hat uns auch brennend interessiert und haben ASRock diesbezüglich kontaktiert und um ein Blockdiagramm gebeten, das wir allerdings nicht erhalten haben.
Hallo, ihr habt das Board und es gibt Tools wie HWInfo64, damit kann man doch praksich alles selbst rausfinden und muss nicht irgendwelchen, womöglich fehlerhaften, Informationen des Herstellers vertrauen. Also ein wenig mehr Initiative würde ich da schon erwarten.
Mal rein ins blaue spekuliert gehe ich davon aus, dass 2 SATA Ports für den ASM3142 geopfert wurden.
Es wäre mir nicht bekannt das dies bei den AMD Chipsätzen möglich wäre und wenn doch, wo kommt dann der SATA Port für den zweiten M.2 Slot her? Oder habe ich überlesen das einer der normalen SATA Ports entfällt, wenn der M2_2 Slot mit einer M.2 SATA SSD belegt ist? Ich erinnere mich nur, dass dann der PCIE5 Slot entfällt, wenn eine M.2 PCIe SSD im M2_2 Slot steckt.
Das hat imho MSI ja schon bei den X370 Boards teilweise so praktiziert.
Belege? bei welchem Board war dies so?
Also streitet sich dieser schon mal nicht um die verbleibenden 8 Lanes. Was übrig bleibt ist folgendes:
2x für die beiden PCIe x1 Slots
4x für den PCIe 4x Slot oder den zweiten M2 Slot
4x für den AQC107 10GBE
1x für den Intel 1GBE
1x für WiFi/BT
Da fehlt noch der ASM1061 und dann macht das 13 Lanes, aber es gibt nur 8 und davon belegt der 1184e eine und liefert selbst 4, ergibt also zusammen auch nur 11. Meine Meinung nach hängen eben den 1184e neben den beiden x1 Slot aus derr 1061 SATA Host Controller und vermutlich WiFi/BT. Die 4 für den M2_2 / PCIE5 Slot sind klar, dann bleiben noch 3 und da ist eben die Frage wie die zwischen dem Intel NIC, dem AQC107 und dem ASM3142 aufgeteilt sind. Also ob jeder nur an einer PCIe 2.0 Lane hängt oder ob der ASM3142 doch an den beiden PCIe 3.0 Lanes hängt, die gibt es ja irgendwo scheinbar schon beim externe Chipsatz, nur werden sie angeblich wegen Nichteinhaltung der Spezifikationen normalerweise nicht genutzt und bisher kannte ich nur ein MSI Board bei dem da auch so ein ASMedia USB 3.1 Gen2 Host Controller dran hing. Die Chipsätze sind ja auch von ASMedia, da dürfte es also wohl keine Probleme geben wenn deren Chips da dran hängen. Leider wurde ja der Durchsatz am ASM 3142 nicht ermittelt.
Mit HWInfo64 könnte man da Rästel lösen, da sieht man auch an der Ausgabe genau was direkt an den Lanes des Chipsatzes hängt und was z.B. über den ASM1184e angebunden ist.
sieht die PCIe Spezifikation auch eine 3-fach Anbindung vor?
Nein, es geht nur 2^x, es ist also nur möglich 2, 4, 8 oder 16 PCIe Lanes zu bündeln.
Oder man bindet die 10GBE nur mit 2 Lanes an, was in der Praxis dann für maximale Durchsatzraten von geschätzten 800 bis 900MB reichen dürfte.
Vermute ich auch.
Sollte man die Anbindung der einzelnen Geräte nicht mittels Tools wie HWInfo herausbekommen?
Klar bekommt man dies damit raus und auch aus dessen Textausgabedatei bekommt man dies raus.