Von meiner 7950 X3D hätte ich eine realistische 15 - 30 % Steigerung bei Anwendungen, mit höherem Verbrauch.
Der Verbrauch ist immer eine Frage des Betriebspunktes, wie man auch gut auf Seite 11 bei den "CB R23 nT / Watt" sieht, wo der 9950X3D2 im Eco Modus vorne ist, weil er als einziger im ECO Modus gebencht wurde, würde man alles über verschiedene Power Limits benchen, würde man so etwas erhalten:
Diese Grafik ist schon älter, aber leider machen die wenigsten Reviewer sich die Mühe so aufwendige Tests zu fahren, aber wenn es um die Effizienz geht, so sollte man dies eben selbst für seine eigene CPU machen um zu sehen, wo die Effizienz am Besten ist und ab wann die Kurve so flach wird, dass man für viel mehr Leistungsaufnahme nur noch ganz wenig Performancezuwachs bekommen.
Wie wurden eigentlich früher die HEDT Produkte gesehen?
Der X3D2 ist nichts anders als z.B. Intel X299: Sehr teuer, minimaler Vorteil.
Damals kamen die eigentlich ganz gut an.
Damals gab es aber auch nur im HEDT viele Kerne, im Mainstream waren es maximal 4, außerdem hatten die HEDT Plattformen nicht nur mehr RAM Channels, sondern vor allem auch mehr PCIe Lanes. Damals war SLI noch ein großes Thema und viele wollten dann beide Grakas mit je 16 Lanes angebunden haben, was nur auf den HEDT Plattformen ging oder allenfalls auf den ganz teuren Boards mit dem Mainstreamsockel, die einen PLX Chip hatten. In dem Sinn ist der 9950X3D2 hier also nicht mit den HEDT zu vergleichen.
Und das die zwei-CCD Steuer wohl immer noch existiert und wohl das Ihre fordert.
Was auch zu erwarten war, da ja der Aufbau der gleiche geblieben ist: Zwei CPU Chiplets die über das I/O Die kommunizieren. Keine Ahnung wie irgendjemand erwarten konnte, dass mehr L3 Cache auf den Chiplets irgend einen Einfluss auf die Latenz zwischen den CCX haben würde.
Was ich mir von AMD auch erhoffe, dass prinzipiell der 3D-Cache für die ZEN 6 Generation Standard wird, weil es schon was bringt.
Da dies die Kosten und damit den Preis erhöht, der geringste Aufpreis ist beim 9950X3D 120€ gegenüber dem 9950X, würde ich nicht davon ausgehen, dass alles Zen 6 RYZEN CPUs einen 3D Cache bekommen werden.
Zusätzlich lauten die Gerüchte, dass AMD zwischen den beiden CCDs einen zusätzlichen Bridge-Chiplet plant, damit die Latenz zwischen den CCDs gesenkt wird.
Also ich habe Gerüchte gelesen, nach denen AMD die Chiplets künftig wie bei Intel mit Halbleiterinterposern verbinden wird. Diese könnte man auch irgendwie als Bridge Chiplets bezeichnen, aber korrekter wäre es sie als Halbleiter Interposer zu bezeichnen. Bisher werden ja die Chiplets bei den RYZEN und auch den EPYC CPUs wie BGA Chips auf die Trägerplatine gelötet, weshalb sie auch recht große Abstände zueinander haben. Werden Halbleiterinterposer verwendet, die allerdings teurer sind aber viel mehr Verbindungen pro mm² erlauben, dann sind die einzelnen Tiles direkt nebeneinander ohne sichtbaren Abstand zwischen ihnen.
Hab ich auch mit allen meinen Spielen und in jedem ist der X3D2 besser
Wurde dann unter identischen Bedingungen gemessen? Der 8auer hatte in seinem Video zum 9950X3D2 ja auch gesagt, dass er die alten CPUs nicht neu mit dem aktuellen BIOS und den aktuellen Teiberversionen gemessen hat und die Vorteile in den Games auch daher kommen könnten. Da muss man also aufpassen, dass man nicht am Ende Äpfel und Birnen vergleicht und Zugewinne durch z.B. neuere Treiberversionen dann der neuen CPU zuschreibt.
Wenn die Gerüchte sich mit dem 24 Kerner und trotzdem hohen Takt bewahrheiten, dann gönne ich mir den auch
Solange man nicht versucht alle 24 Kernen auf den maximalen Boosttakt für einen Kern zu bringen......
Und man sieht, dass AMD genau wie beim 9850X3D die CPU außerhalb des Sweet-Spot prügelt... ohne zwingenden Grund.
Der Grund ist, dass die meisten Leute die maximalen Performance wollen und nicht die beste Effizienz und manche prügeln ihre CPUs ja noch weiter vom Sweet-Spot weg. Wer hingegen auf die letzten Prozente der Performance verzichten kann und lieber eine bessere Effizienz will, der muss selbst aktiv werden, s.o.!
