Intel AVX10.2: Ab Nova Lake auch wieder in P- und E-Kernen

[HWL News Bot]

Einst waren die AVX-Instruktionen auch bei den Endnutzer-Prozessoren eine wichtige Funktion. Allerdings strich Intel die Unterstützung dieser ISA (Instruction Set Architecture) bei den Core-Prozessoren, da einerseits eine Unterteilung in Kern-Architekturen für Core- und Xeon-Prozessoren vorgenommen wurde und andererseits mit der Einführung der Efficiency-Kerne auch eine ISA-Kompatibilität zwischen den P- und E-Kernen hergestellt werden sollte. Da die E-Kerne kein AVX-512 unterstützten, wurde dies kurzerhand bei den P-Kernen deaktiviert.
... weiterlesen

 

[Erklärbär]

Wirklich gestrichen wurde AVX-512 (bald dann halt AVX10.2) aber erst bei/ab Gen.13 RaptorLake.
Bei AlderLake only P-Core Prozis war das noch, je nach UEFI Version bzw. bei Asus via Mod., durchaus aktivierbar (zb. 12100/12400).

 

[Onkel Föhn]

Einst waren die AVX-Instruktionen auch bei den Endnutzer-Prozessoren eine wichtige Funktion. Allerdings strich Intel die Unterstützung dieser ISA (Instruction Set Architecture) bei den Core-Prozessoren, da einerseits eine Unterteilung in Kern-Architekturen für Core- und Xeon-Prozessoren vorgenommen wurde und andererseits mit der Einführung der Efficiency-Kerne auch eine ISA-Kompatibilität zwischen den P- und E-Kernen hergestellt werden sollte. Da die E-Kerne kein AVX-512 unterstützten, wurde dies kurzerhand bei den P-Kernen deaktiviert.
... weiterlesen

@Andreas Schilling

News - Intel AVX10.2: Intel Core alias Nova Lake bekommt neue Zusatzinstruktionen

@Volker Deine Tabelle im Artikel ist seit einigen Monaten nicht mehr aktuell, da Intel im März die Unterstützung für optionale Gleitkomma-Integer bei AVX10.1 hat fallen lassen (512 FP/int). So sah es bisher aus … Und so mit der Revision v3.0 seit jetzt März 2025; Intel hat ihr Technical...

www.computerbase.de

 

[Don]

Danke @Onkel Föhn! Dann muss ich den Screenshot mal aktualisieren.

 

[RealMax123]

Ich finde es schade das Intel AVX-512 aus den P-Cores deaktiviert oder entfernt hat.

Jetzt mit Nova Lake es doch wieder zu unterstützen hätte man sich auch sparen können. Denn Nova Lake kommt ja wohl erst 2027, und dann wird es noch ziemlich lange Dauern bis Nova Lake ein nennenswerte Verbreitung hat, vorallem wegen dem neuen Sockel 1954.

Und irgendwann bis es 2030 oder 2031 und die meisten Alder Lake, Raptor Lake, Arrow Lake, Meteor Lake und Lunar Lake ausgemustert sind wird es wohl Zeit für AVX-1024 oder AVX 11 dann.

 

[Holt]

Nova Lake kommt ja wohl erst 2027

Es dürfte eher so Oktober oder November 2026 werden, wenn man nach den Release Dates der letzten Generationen geht.

dann wird es noch ziemlich lange Dauern bis Nova Lake ein nennenswerte Verbreitung hat, vorallem wegen dem neuen Sockel 1954.

Nicht jeder hat eine Allergie dagegen sein Mainboard zu wechseln.

Und irgendwann bis es 2030 oder 2031 und die meisten Alder Lake, Raptor Lake, Arrow Lake, Meteor Lake und Lunar Lake ausgemustert sind wird es wohl Zeit für AVX-1024 oder AVX 11 dann.

Mag sein, aber es gibt ja schon Software die AVX-512 nutzt, wobei dies nur dann wirklich eine deutliche Performancesteigerung zu bieten scheint, wenn man ordentlich von Hand optimiert und die kann dann eben den Codepfad mit AVX-512 nutzen, wenn die CPU es unterstützt. Man muss also nicht warten bis es genau Nova Lake CPUs in der freien Wildbahn gibt, damit es auch genutzt wird.

 

[Rollo3647]

"Schon immer war deren Ausführung aber kompromissbehaftet, denn die extremen breiten Befehlssätze füllen die Rechen-Pipeline der CPU-Kerne fast vollständig aus. Die Auslastung ist deutlich höher als bei den "einfachen" Integer- oder Fließkommaberechnungen. Bei den Xeon-Prozessoren führt dies dazu, dass der Takt deutlich reduziert wird, sobald AVX-512-Instruktionen verwendet werden. Teilweise geht es in den Bereich von 3 GHz und weniger."

Soweit ich weiß ist die Taktreduzierung notwendig weil die AVX512 Recheneinheiten bei betrieb eine höhere Core-Spannung benötigen.
Für die Spannungsanhebung sorgt ein Schalter an den FIVR, an den (eingangs) SVID kann man es nicht ablesen.

 

[Nemetron]

Nova Lake wird schon richtig spannend. Es soll drei Compute-Konfigurationen geben. Hier die drei:

1. Die alte 8P + 16E Konfiguration, dann mit neuen P- und E-Kernen die mehr Leistung bringen. Die zweite Compute-Kachel wäre hier leer.
2. Die alte 8P + 16E plus erweitertem Cache, vor allem L3-Cache, wie bei X3D. Da der zusätzliche Cache als SRAM ebenfalls mehr Chipfläche verbraucht werden Teile von der zweiten Compute-Kachel verbraucht
3. Zwei volle 8P + 18E Comute-Kacheln in der Konfiguration. Man fragt sich wer die braucht und ob es ebenfalls zu Zwischen-Kachel-Latenzen wie bei der AMD Zwischen-CCD-Latenzen und der ungeliebten AMD-Infinity-Brücke kommt. Weil hier beide Kacheln ganz verbraucht werden kann hier der erweiterte Cache nicht zum Einsatz kommen, es fehlt einfach an Platz.

Alle Stücke kommen dann mit einer wahrscheinlich deutlich leistungsfähigeren iGPU und Celestial-Architektur. Aufbohren kann Intel noch die Plattform-Controller-Kachel, die SoC-Kachel und die NPU. Man darf gespannt sein, es dauert leider noch etwas mehr als ein Jahr.