Low-Power-Kerne: AMD bereitet offenbar weiteren Kerntypen vor

[HWL News Bot]

Bisher fahren AMD und Intel im Hinblick auf die heterogenen Systemstrukturen unterschiedliche Ansätze. Um die Effizienz der Prozessoren weiter steigern zu können, führte Intel das Performance-Hybrid-Design ein, bei dem Efficiency- und Performance-Kerne kombiniert betrieben werden.
... weiterlesen

 

[UrwaldWasserQuelle]

Das können sie gerne im mobilen Bereich machen, nichts dagegen, aber im Desktop will ich das nicht, können sie sich schenken.

 

[Lachgasschaufler]

Das können sie gerne im mobilen Bereich machen, nichts dagegen, aber im Desktop will ich das nicht, können sie sich schenken.

Machen sie ja auch so. Diese c kerne sind dann für server und workstation von bedeutung, wo mehr kerne mehr nutzen als die letzten 300 mhz.

 

[campandor]

Aber auch da hätte ich gerne die Möglichkeit die "schnellen"Kerne zu haben. Die Leistungsaufnahme und die Temperaturen regeln es eh wie hoch der tacktet.

 

[Schrotti]

Definiere "schnellen Kerne"?

Selbst ein langsamer i5-12500 mit nur 6 Kernen zieht mittlerweile an deinem 5950X vorbei. Viele Kerne bringen nichts, wenn die IPC Müll ist.
Es bringt ja nichts, wenn man dann 16 Performancekerne hat und diese dann in der TDP so einschnürt das man auch gleich eine kleinere CPU hätte nehmen können.
Bestes Beispiel war der Intel Bartlett Lake mit 12 P-Kernen.

 

[Z-WEASEL]

Definiere "schnellen Kerne"?

Selbst ein langsamer i5-12500 mit nur 6 Kernen zieht mittlerweile an deinem 5950X vorbei.

Auf welche Anwendungsszenarien bezieht sich das?
Kurz recherchiert ist mein Eindruck, dass sie in Spielen etwa gleich auf sind und sobald die zusätzlichen Kerne auch genutzt werden der 5950x deutlich schneller arbeitet.

 

[Botcruscher]

Die L3 Angabe in der Tabelle ist seltsam. Was sagt uns das theoretische Maximum von 24 Kernen wenn es nur 2LP geben wird? Der L3 ist bei AMD eh unabhängig. Die Frage ist wie es in den C Cluster integriert wird. Insgesamt wird das ein noch weiter kastrierter C Kern.

 

[Zyxx]

Interessante Entwicklungen bei den Schedulern -dem "Kernverwalter" ganz grob gesagt- gibt es besonders unter Linux eine Menge.
Da macht Big/Little oder das nutzen von "Big, nicht ganz so big und little" CPUs durchaus Spaß. Auch zum zocken oder arbeiten könnte ich mir das sehr gut vorstellen.
Da laufen auch intel und ARM CPUs in fast allen Bereichen sehr viel runder.
(Sogar der "nur dicke Kerne und überall Cache" 9950x3d2).

Der schlechte Ruf von Big / Little im Workstation Bereich liegt meiner Meinung nach zu großen Teilen an Microsoft. Da hat intel es mit den letzten Generationen eingeführt, aber die Performance litt. Das sogar so stark das intel mit eigenen Programmen noch optimierend eingreifen musste.
Auch AMD hat es ja leidlich erfahren das geteile CPUs unter Windows anfangs Probleme hatten. Mein 5900X mit seinen 2*6 Kernen auch so ein Kandiat, oder die CPUs mit extra Cache auf einer Hälfte... .
Da mussten eigene Treiber installiert werden, die Gamebar aktiv geschaltet werden und dennoch dauerte es Monate bis Jahre, bis es etwas besser unter Windows wurde.

So eine neue AMD CPU jetzt aus dem Artikel wäre garantiert etwas für eine Workstation, ich bin gespannt.
Mal schauen wann man so etwas für einen guten Kurs von Alieexpress bekommt =).

 

[Luebke]

ich finde das hat was: Athlon X8 mit 8 c-Kernen? Wären doch die idealen Office-CPUs. Billig, sparsam und dank 8 Kernen für alles außer Gaming geeignet.
Weiter gedacht könnte AMD so zweigleisig fahren: Ryzen mit 6, 8, 12 und 16 Kernen und Athlon mit ebenfalls 6, 8, 12, und 16 Kernen. Der Vorteil der Athlons: das sind auch bei 12 und 16 Kerne singel-CCX-CPUs. Weitergesponnen wäre ein Athlon X16-X3D vs. 9950X im gaming spannend: L1/L2-Cache vs. singel CCX. Könnte mir gut vorstellen, dass der hypothetische Athlon X16-X3D in der Herstellung deutlich billiger als der 9950X wäre trotz des L3 Cache, aber vergleichbare Resultate selbst im Gaming abliefern würde.

 

[Don]

Die L3 Angabe in der Tabelle ist seltsam.

Ich muss mal schauen, ob wir das anders darstellen können.

Bei AMD gibts ja unterschiedliche Umsetzungen. Für die Epyc-Prozessoren nur Zen und die Dense-Kerne in einem CCD, wobei den Dense-Kernen ja dann pro Kern nur halb so viel L3-Cache zur Verfügung steht.

Bei den APUs ist das bislang ja noch einmal anders:

Die Ryzen-AI-300-APUs (Strix Point) verfügen über insgesamt 24 MB L3-Cache, der auf zwei voneinander getrennte Cache-Blöcke aufgeteilt ist. 16 MB dedizierter L3-Cache werden gemeinsam von den vier Zen-5-Kernen genutzt, während sich die acht Zen-5c-Kerne einen separaten 8-MB-L3-Cache teilen. Die Zen-5c-Kerne können nicht auf den 16 MB großen L3-Cache der Zen-5-Kerne zugreifen – umgekehrt haben auch die Zen-5-Kerne keinen Zugriff auf den 8 MB großen L3-Cache der Zen-5c-Kerne.

Wie genau das bei Zen 6, Zen 6c und Zen 6LP aussehen wird, weiß ich gar nicht.

 

[Botcruscher]

Den Cluster zu vereinheitlichen war der Vorteil von Zen3. Das AMD die Performance mit den C Kernen in einen Kluster zusammenführt, würde ich auch bei den Zen6 arg bezweifeln. Nach dem Spekulatius im IGPU/NPU vielleicht auch direkt in den IO Die.

 

[RealMax123]

Bislang kann man sich unter Zen6LP noch nicht viel vorstellen.

Einerseits werden Assoziationen an Intel LPE Cores gewecht, aber die sitzen bei Intel ja nicht auf dem Compute-Tile sondern I/O Tile.

Aber bei AMD sollen sie wohl zusammen mit Zen6 und Zen6c Kernen auf einem CPU-CCD sitzen, was schon vermuten lässt das sie leistungsfähiger sind.

Aber ob sie wirklich eher noch energiesparendere Zen6c Kerne sind oder extrem vereinfachte aber extrem langsame Kerne, ist derzeit leider noch nicht absehbar.