> > > > Dank Hyperscaling: Moores Law behält bei Intel seine Gültigkeit

Dank Hyperscaling: Moores Law behält bei Intel seine Gültigkeit

Veröffentlicht am: von

intel

Das Ende des Tick-Tock-Prinzips wurde bereits vor einigen Monaten angekündigt. Damit rückt Intel davon ab, regelmäßig eine neue Fertigungsgröße im Wechsel mit einer Optimierung einführen zu wollen. Bereits Ende diesen Jahres werden wir die ersten Auswirkungen dieses Umdenkens sehen, denn die Core-i8-8000-Generation wird wohl ein Kaby-Lake-Refresh sein, der auf einem verbesserten 14-nm++-Prozess basiert.

Hyperscaling heißt das Stichwort bei Intel und beschreibt die Tatsache, dass mit Optimierungen in einem Fertigungsprozess die Packdichte nicht nur durch eben die Fertigung selbst steigt, sondern auch durch Optimierungen im Aufbau eines Transistores oder Tri-Gates selbst.

Hyperscaling funktioniert aber nicht in allen Bereichen der Fertigung. So konnte Intel den Fin Pitch und Interconnect Pitch (ein Pitch beschreibt den Abstand zweier linearen Bauteile in einem Halbleiterbauelement) beim 14-nm-Prozessor um den Faktor 0,7 bzw. 0,65 verkleinern, was auch zur Nomenklatur der kleineren Fertigung passt. Über dieses Maß hinweg verkleinern konnte man aber die Cell Height und das Gate Pitch. Die Zellhöhe ist eine wichtige Größe aller logischen Zellen in einem Prozessor. Diese Zellen werden nebeneinander in Reihen angeordnet und mittels eines Interconnects miteinander verbunden. Die Dicke dieser Reihen beschreibt die Zellhöhe.

Diese vier Größen sind von entscheidender Bedeutung, wenn man von einer Optimierung in einem Fertigungsprozess spricht. Während einige (Fin Pitch und Interconnect Pitch) alleine durch die Verkleinerung der Fertigung verbessert werden, können weitere Optimierungen dafür sorgen, dass andere Größen (Cell Height und Gate Pitch) überproportional verkleinert werden können.

Ein weiterer Grund für das Vorgehen von Intel ist, dass die Kosten pro Transistor in der Fertigung sinken. Um wirtschaftlich erfolgreich zu sein und Moores Law einzuhalten muss Intel daher gar nicht regelmäßig die Fertigung verkleinern, sondern hat auch andere Stellschrauben, an denen gedreht werden kann. Die Waferkosten sinken, Intel kann bei gleicher Fertigung durch Optimierungen mehr Transistoren auf die gleiche Fläche packen und über die Dauer in einer Fertigungsnode kann Intel auch alleine durch Prozessoptimierungen die Kosten senken.

Das die Fertigungsgröße längst nicht mehr der alleinige Anhaltspunkt sein wird, zeigt auch die Fertigung der RYZEN-Prozessoren bei Global Foundries in 14 nm. Sicherlich hat Intel in manchen Bereich einen gewaltigen Vorsprung hinsichtlich der Fertigung, Optimierungen können aber auch dafür sorgen, dass bestehenden Prozesse kostengünstig und sparsam sein können bzw. ein gutes Verhältnis von Leistung zum Verbrauch aufweisen.