PCI-Express 8.0: PCI-SIG nennt Ziel-Spezifikationen

[Holt]

Wenn das wieder kommen würde mit nächster Generation, dann wäre es wie bei Alderlake/Raptorlake.

Das ist möglich, aber es ist auch möglich, dass es wie bei Rocket Lake sein wird und es neben den 16 PCIe Lanes für die Graka auch gleich 4 für einen M.2 Slot mit dem neusten, schnellsten PCIe Lane geben wird. Es ist am Ende halt das Henne Ei Problem und dies kann nur überkommen werden, wenn beide Seite etwa zeitgleich mit der ja immer recht langwierigen Entwicklung loslegen, auch wenn dies dazu führt, dass es am Ende beim Marktstart so aussieht, also ob einer vorlegt und die andere Seite nachzieht.

Dabei haben beide Seite am Ende ein Interesse daran die neusten Schnittstellen zu bringen. Wie wissen nicht wie viele Leute sich damals AMD X570 Boards wegen PCIe 4.0 gekauft haben oder AM5, weil es schon PCIe 5.0 Lanes auch für M.2 Slots bot. Ich selbst habe mir damals einen Phenom II X6 gekauft, weil die AMD SB850 eben schon 6 SATA 6Gb/s Ports bot, als Intel diese noch nicht hatte.

Dann wäre es wieder.

Dann wäre es aber x16 und nicht x8 und damit nicht wie du es vorher geschrieben hast, "wieder eine Beschneidung auf PCIE6 x8 vorstellen". Ist es für dich so schwer sich einzugestehen, dass du dich geirrt hast? Dabei sollte dies für dich eine Warnung sein, entweder deiner Erinnerung oder deinen Quelle nicht einfach so zu vertrauen, sondern diese künftig zu hinterfragen. Es gibt Leute die meinen es wäre ein Zeichen von Schwäche Fehler und Irrtümer zuzugeben, aber es ist ein Zeichen von Dummheit und Arroganz es nicht zu tun, denn jeder irrt sich mal und macht mal einen Fehler. Wer für sich in Anspruch nimmt da eine Ausnahme zu sein, ist bei mir ganz unten durch und vermutlich zu dumm dazulernen zu können, weshalb er es gar nicht erst versucht.

 

[n3cron]

Dann wäre es aber x16 und nicht x8 und damit nicht wie du es vorher geschrieben hast, "wieder eine Beschneidung auf PCIE6 x8 vorstellen". Ist es für dich so schwer sich einzugestehen, dass du dich geirrt hast? Dabei sollte dies für dich eine Warnung sein, entweder deiner Erinnerung oder deinen Quelle nicht einfach so zu vertrauen, sondern diese künftig zu hinterfragen. Es gibt Leute die meinen es wäre ein Zeichen von Schwäche Fehler und Irrtümer zuzugeben, aber es ist ein Zeichen von Dummheit und Arroganz es nicht zu tun, denn jeder irrt sich mal und macht mal einen Fehler. Wer für sich in Anspruch nimmt da eine Ausnahme zu sein, ist bei mir ganz unten durch und vermutlich zu dumm dazulernen zu können, weshalb er es gar nicht erst versucht.

Also Wenn Intel schon bei Alder Lake auf PCIE5 x8 gekürzt hat anstelle volle x16 auf PCIE5 und das wieder bei PCIE6 machen würde, dann wäre es wieder und sie würden zur Markteinführung die Beschneidung wiederholen?

Ist es so schwer zu verstehen Holt, das Intel die Customer hier zur Markteinführung künstlich beschnitten hat? Vielleicht hatten sie es auch technisch nicht hinbekommen. Beides möglich.
Aber Intel hat die Bandbreiten eben mit dem neueren Protokoll zu Alder Lake und Raptor Lake beschnitten.

Für mich ist das eine Limitierung des technisch möglichen. Die Gründe spielen keine Rolle, hier hatte AMD mit AM5 voll geliefert auf ihren (E) Brettern.

 

[Zeitmangel]

Für mich ist das eine Limitierung des technisch möglichen. Die Gründe spielen keine Rolle, hier hatte AMD mit AM5 voll geliefert auf ihren (E) Brettern.

Auf den anderen auch wurde aber zurück abgewickelt

Es wird technisch immer schwieriger und kostspieliger. Gefühlt exponentiell. Und grad für Consumer ohne reale Notwendigkeit, was man auch in ohne Sinn übersetzen könnte... 6.0 werden wir noch irgendwie schaukeln, danach musst ihr euch aber damit langsam abfinden, daß PCIe nur noch wegen CXL weiterentwickelt wird und 6.0 entweder länger leben wird als Gigabitethernet oder man auch Consumer nach und nach auch auf CXL verschieben wird.
Und x16 daheim aussterben wird. Dann könnte man wenigstens den Kostenfaktor wieder bisschen ausbalancieren.

PS:
Vorausgesetzt, die Welt liegt bis 2030 nicht eh schon länger in Schutt und Asche.

 

[Holt]

Wenn Intel schon bei Alder Lake auf PCIE5 x8 gekürzt hat anstelle volle x16

Nein, Intel hat aber nicht auf PCIE5 x8 gekürzt, zumindest nicht im Desktop um die es hier geht, keine Ahnung wie viele PCIe Lanes welche der mobilen Varianten dann jeweils hatten. Keine Ahnung wie du auf den Blödsinn kommst und wieso du daran festhältst, obwohl es doch so einfach ist dies zu widerlegen:

PCI-Express-Version: 5.0 and 4.0
PCI-Express-Konfigurationen: Up to 1x16+4, 2x8+4

Die "1x16" oder "2x8" sind PCIe 5.0 die normalerweise für die Graka genutzt werden und die "+4" die PCIe 4.0 Lanes die auf den meisten Mainboads an einen M.2 Slot gehen.

Ist es so schwer zu verstehen Holt, das Intel die Customer hier zur Markteinführung künstlich beschnitten hat?

Aber nur in dem Sinne, dass die 4 Lanes für einen M.2 Slot eben "nur" PCIe 4.0 Lanes waren, nicht aber weil es nur 8 PCIe 5.0 Lanes gegeben hätte, denn es waren 16 PCIe 5.0 Lanes. Keine Ahnung wieso es so schwer ist dies zu begreifen und wieso du darauf weiter rumreitest, wenn dir schon aufgezeigt wurde, dass du auf einem toten Pferd sitzt. Mit Alder Lake wurden 16 PCIe 5.0 Lanes direkt von der CPU im Desktop eingeführt, Punkt aus! Wenn du weiter was anderes behaupten willst, bringe Belege dafür. Die einzige künstliche Einschränkungen und in meiner Meinung auch nicht gerade glücklich war, dass Intel nicht gleich alle PCIe Lane der CPU auf PCIe 5.0 gebracht hat, wie es vorher bei Rocket Lake mit PCIe 4.0 der Fall war, aber vielleicht hat Intel ja endlich mal aus seinen Fehlern gelernt und macht es beim nächsten mal wieder besser.

Das unter der neue Firmenleitung bei Intel ja einiges zu ändern scheint, sieht man ja auch an Dingen wie dem Intel Core i5-110. Egal wie man dazu steht das Intel den alten Core i5-10400 unter einem neuen Namen neu released, so sind wir uns wohl einig, dass es so etwas vorher nie oder zumindest sehr lange nicht mehr gegeben hat, vom ebenfalls gerade erst als Core 5 120 bzw. 120F neu aufgelegten Core i5-12400 bzw. 12400F abgesehen. Wenn Intel also nun schon AMD in dem Punkt kopiert noch "neue" (eher Neuaufgüssen alter) CPUs für alte Plattformen zu bringen, dann kopieren sie vielleicht auch den Ansatz gleich alle Schnittstellen der Plattformen schnell zu machen. Man könnte für das Refresh ja dann immer noch das Geschwindigkeit der PCIe Lanes der Chipsätze erhöhen, wie es ja auch vom Z690 zum Z790 und dann wieder zum Z890 passiert ist.

hier hatte AMD mit AM5 voll geliefert auf ihren (E) Brettern.

Ja, wobei das E aber eben keine eigene Chipsatz bedeutet, sondern nur die Ausstattung der Boards. Was die Boardhersteller dann jeweils bei welchem Modell aus den Möglichkeiten der Plattform machen, ist wieder eine andere Sache. Schnelle PCIe Lanes erhöhen die Kosten, vor allem wenn man diese zwischen verschiedenen Slot aufteilen will oder über längere Entfernungen führt. Um ein vielfältiges Angebot bieten zu können, werden natürlich nicht alle Boards als Möglichkeiten nutzen, sondern z.B. teils PCIe Lanes künstlich in der Geschwindigkeit beschränkt, eben um Kosten zu sparen und billige Boards anbieten zu können. Nicht jedes S.1700 bietet überhaupt PCIe 5.0 Lanes, aber dies liegt eben nicht an der Plattform da die sehr wohl 16 PCIe 5.0 Lanes bietet und nicht jedes S.1851 bietet die 2 TB4 Ports die jede CPU bietet, weil man dafür eben auch PHYs braucht und Verbindungen auf dem Mainboard ziehen muss, die eben auch Geld kosten.

 

[n3cron]

Auf den anderen auch wurde aber zurück abgewickelt

Ich hab das auch nicht vergessen das AMD bei AM4 den Mainboard Herstellern untersagt hatte PCIE4 für die 400er Bretter zu aktivieren. Es gab Beta Bios mit PCIE4.0 frei Schaltung. Zwar war es technisch nur eine Erweiterung auf das Protokoll mit Beschneidung auf x8, aber egal.

 

[Zeitmangel]

@n3cron
Ah ja. Fass dich BITTE sonst möglichst kurz. Sonst wird er uns totlabern. Aus dem FF. Mit einem "vielfältigen Angebot"

 

[n3cron]

Die "1x16" oder "2x8" sind PCIe 5.0 die normalerweise für die Graka genutzt werden und die "+4" die PCIe 4.0 Lanes die auf den meisten Mainboads an einen M.2 Slot gehen.

Also andere User die Alder Lake oder Raptor Lake haben werden dir was anderes erzählen. Die Boards können im X16 Slot keine PCIE5.0 voll laufen lassen sondern nur entweder PCIE4.0 x16 oder PCIE5.0 x8 und für mich ist das eine Beschneidung.
Ist mir auch egal ob die CPUs technisch dazu in der Lage wären oder nicht. Die AMDs können das.

 

[Holt]

Ich hab das auch nicht vergessen das AMD bei AM4 den Mainboard Herstellern untersagt hatte PCIE4 für die 400er Bretter zu aktivieren. Es gab Beta Bios mit PCIE4.0 frei Schaltung.

Aber das waren Boards die nie dafür entwickelt wurden und wer weiß was für Probleme es damit gegeben hätten, die dann das Image von PCIe 4.0 ruiniert hätten. Dazu kommt, dass vor allem teure Boards bei denen man die 16 PCIe Lanes für die Graka aufteilen konnte, dann wahrscheinlich PCIe 4.0 nicht unterstützt oder noch mehr Probleme damit gehabte hätten, was auch nicht im Interesse der Boardhersteller gewesen sein konnte.

Zwar war technisch nur eine Erweiterung auf das Protokoll mit Beschneidung auf x8

Was hast du immer mit der Beschneidung auf x8? Dies wäre allenfalls bei den Boards der Fall, die eben zwei Slots haben auf die sie die 16 Lanes aufteilen können. Da gehen dann 8 Lanes an den ersten Slot, die anderen 8 werden über Muxer/Demuxer entweder auf den ersten oder auf den zweiten Slot geschaltet und da diese nicht auf PCIe 4.0 ausgelegt waren, hätte sie mit der höheren Frequenz von PCIe 4.0 wahrscheinlicher Probleme als die ersten ersten 8 die direkt an den ersten Slot gehen.

Also andere User die Alder Lake oder Raptor Lake haben werden dir was anderes erzählen. Die Boards können im X16 Slot keine PCIE5.0 voll laufen lassen sondern nur entweder PCIE4.0 x16 oder PCIE5.0 x8 und für mich ist das eine Beschneidung.

Blödsinn, keiner Ahnung welche Boards dies sein sollte und welche User so einen Mist erzählen. Wenn da eine PCIe 5.0 x16 Karte drin steckt, dann kann sie auch so laufen und sonst liegt da ein Problem mit dem Board, der Karte oder den BIOS Einstellungen vor. Wenn die 16 Lanes auf zwei Slots aufgeteilt werden und im zweiten Slot eine Karte steckt die nur PCIe 4.0 unterstützt, dann ist es normal das diese nur mit PCIe 4.0 laufen, aber eben nicht weil die Plattform beschnitten wäre, sondern weil die Karte im zweiten Slot nicht mehr kann. Links zu konkreten Beispielen statt aus den Fingern gesogener Blödsinn wäre hier angebrachter gewesen. Wie ich sehe, kannst du dir keine Fehler und Irrtümer eingestehen und beharrst darauf diese könnten ja doch wahr sein, wenn auch vielleicht nur in Einzelfällen. Ärmlich!

 

[n3cron]

Aber das waren Boards die nie dafür entwickelt wurden und wer weiß was für Probleme es damit gegeben hätten, die dann das Image von PCIe 4.0 ruiniert hätten. Dazu kommt, dass vor allem teure Boards bei denen man die 16 PCIe Lanes für die Graka aufteilen konnte, dann wahrscheinlich PCIe 4.0 nicht unterstützt oder noch mehr Probleme damit gehabte hätten, was auch nicht im Interesse der Boardhersteller gewesen sein konnte.

Du hast recht es waren die Boards mit PCIE5 m.2 Slots bei denen gesplittet wurde.

2.14 M.2-SSD-Modul Installationsanleitung (M2_1 undM2_2)Der M.2 ist ein kleiner, vielseitiger Card-Edge-Anschluss, der mPCIe und mSATA ersetzensoll. Der Hyper-M.2-Sockel (M2_1, Key M) unterstützt Typ-2260/2280-PCIe-Gen4x4-Modus(64 Gb/s). Der Blazing-M.2-Sockel (M2_2, Key M) unterstützt Typ-2260/2280-PCIe-Gen5x4-Modus (128 Gb/s).* Wenn der M2_2-Steckplatz belegt ist, wird PCIE1 auf den x8-Modus herabgesetzt.* Es kann entweder M2_1 oder M2_2 genutzt werden.

https://geizhals.de/asrock-z790-steel-legend-wifi-a2820206.html?hloc=de#downloads als Beispiel.

Es gibt da auch noch andere Exoten die dann in gewissen Konstellationen auch die Slots auf X8 reduzieren auch ohne m.2 PCIE5.

 

[Holt]

ttps://geizhals.de/asrock-z790-steel-legend-wifi-a2820206.html?hloc=de#downloads als Beispiel.

Das Board habe ich selbst, da kann man die 16 PCIe 5.0 Lanes der CPU zwischen einem x16 Slot und einem M.2 Slot aufteilen, aber der M.2 Slot halt dann auch PCIe 5.0 Lanes. Leider hat Intel beim S.1700 die Möglichkeit diese Lanes in x8/x4/x4 aufzuteilen, die es bei den Vorgänger schon lange gab und auch beim S.1851 wieder gibt, nicht implementiert und daher kann man sie maximal in x8/x8 aufteilen. M.2 erlaubt aber maximal 4 PCIe Lanes und damit gehen dann 4 PCIe 5.0 Lanes verloren, wenn man den M.2 PCIe 5.0 Slot belegt. Aber für solche Einschränkungen die durch die Implementation durch die Boardhersteller entstehen, kann der CPU Hersteller ja nichts.

Es gibt da auch noch andere Exoten die dann in gewissen Konstellationen auch die Slots auf X8 reduzieren auch ohne m.2 PCIE5.

Dazu hätte ich auch gerne Beispiele, denn eigentlich gibt es da nur zwei Varianten: Entweder werden die 16 PCIe 5.0 Lanes wie beim ASRock Z790 Steel Legend WIFI zwischen dem primären PCIe Slot und einem M.2 geteilt oder sie werden auf zwei PCIe Slots aufgeteilt. Die sind meist mechanisch x16, der erste ist elektronisch x16, wenn der zweite nicht belegt ist und beide bekommen 8 Lanes, wenn beide belegt sind. Das ist bei AM5 aber auch nicht anderes, da gibt es zwar noch 8 weitere PCIe 5.0 Lanes, aber meines Wissens nur in der Form von x16+x4+x4 und nicht als x16+x8, auch wenn die 16 Lanes zusätzlich noch in x4/x4/x4/x4 aufteilbar sind, was Intel bei seinen Mainstream Plattformen leider nie geboten hat.

Also sind die Einschränkungen die du der Plattform zugeschrieben hast, dann allenfalls welches der Mainboards, auch wenn da alle Mainboards meines Wissens nach die Option bieten alle 16 PCIe 5.0 Lanes in seinem Slot zu nutzen, wenn ein anderen PCIe oder M.2 Slot unbelegt ist und die entsprechende BIOS Einstellung korrekt ist.

 

[n3cron]

Das Board habe ich selbst, da kann man die 16 PCIe 5.0 Lanes der CPU zwischen einem x16 Slot und einem M.2 Slot aufteilen, aber der M.2 Slot halt dann auch PCIe 5.0 Lanes. Leider hat Intel beim S.1700 die Möglichkeit diese Lanes in x8/x4/x4 aufzuteilen, die es bei den Vorgänger schon lange gab und auch beim S.1851 wieder gibt, nicht implementiert und daher kann man sie maximal in x8/x8 aufteilen. M.2 erlaubt aber maximal 4 PCIe Lanes und damit gehen dann 4 PCIe 5.0 Lanes verloren, wenn man den M.2 PCIe 5.0 Slot belegt. Aber für solche Einschränkungen die durch die Implementation durch die Boardhersteller entstehen, kann der CPU Hersteller ja nichts.

.....

Also sind die Einschränkungen die du der Plattform zugeschrieben hast, dann allenfalls welches der Mainboards, auch wenn da alle Mainboards meines Wissens nach die Option bieten alle 16 PCIe 5.0 Lanes in seinem Slot zu nutzen, wenn ein anderen PCIe oder M.2 Slot unbelegt ist und die entsprechende BIOS Einstellung korrekt ist.

https://www.amd.com/de/products/processors/desktops/ryzen/7000-series/amd-ryzen-5-7600x.html die AMDs haben einfach mehr nutzbare Lanes. 24
https://www.intel.de/content/www/de...-30m-cache-up-to-5-20-ghz/specifications.html 20

 

[Holt]

Ja, AMD hat mit AM5 den CPUs (bei den APUs sind es teils weniger) 24 nutzbare PCIe 5.0 Lanes eingeführt, Intel bei S.1700 nur 16 PCIe 5.0 plus 4 PCIe 4.0 Lanes und bei S.1851 nun 16 PCIe 5.0 Lanes plus 4 PCIe 5.0 Lanes plus 4 PCIe 4.0 Lanes. Warum es nicht gleich durchgehend PCIe 5.0 Lanes geworden sind? Vermutlich weil Intel bei der nächsten Plattform mehr bieten wollte. Das finde ich auch nicht gut, wenn es beim S.1700 gleich 20 PCIe 5.0 Lanes und beim S.1851 gleich 24 PCIe Lanes geworden wären, hätte der S.1851 da immer noch einen Vorteil (von den beiden TB4 Ports und durchgehend PCIe 4.0 Lanes bei den Chipsätzen mal abgesehen) immer noch einen Vorteil gegenüber dem Vorgänger. Wenn beim S.1954 dann kommt, wäre dies wieder der Fall und sonst können wir und an der Stelle wohl nur über 24 PCIe 5.0 Lanes von der CPU freuen. Aber vielleicht hat Intel ja endlich mal auf die Kacke und bringt gleich, was machbar ist, denn wie sagte ein ehemaliger Chef von mir immer: Qualität ist, wenn man es gleich richtig macht!

Anderseits hat AMD gerade bei den X870E Boards den Vorteil in den allermeisten Fällen wieder verspielt, indem sie da USB4 verlangen und die meisten Boards 4 der PCIe 5.0 Lanes der CPU opfern um die nötigen, externen USB4 Host Controller ohne den Flaschenhals der Chipsatzanbindung anzubinden, die bei AMD immer noch maximal aus 4 PCIe 4.0 Lanes besteht, während es bei Intel schon seit dem S.170 für die besseren Chipsätze 8 PCIe 4.0 Lanes (DMI x8 genannt) sind.

 

[Zeitmangel]

Holt schnallst du das nicht, daß es nicht einfach nur am Willen oder den Möglichkeiten der CPU-Hersteller liegt und man u.a. die Lanes durch das Board routen muss? Und das die Boards sauteuer und immer teurer macht?
Es wird kein auf die Kacke hauen geben, weil man damit eine Plattform bekommt was keine Sau mehr bezahlen will. Für real Nuancen was Leistung angeht. Das kann man ggf. beim Xeon machen, nicht beim privaten Kunden, damit sich weltweit 10.000 Leute in einer Forenblase einen Keks darüber freuen. Ohne übrigens davon selbst real zu profitieren.

 

[FM4E]

Ja, AMD hat mit AM5 den CPUs (bei den APUs sind es teils weniger) 24 nutzbare PCIe 5.0 Lanes eingeführt

Ryzen 8000 hat nicht nur weniger Lanes, sondern auch "nur" PCIe 4.0 und nicht PCIe 5.0. Ryzen 8700/8600/8400 hat 16 und Ryzen 8500/8300 hat 10 nutzbare PCIe-4.0-Lanes.

 

[Techlogi]

6.0 ist 1.0final seit 2022. 2026 (und das nicht zum Frühling) werden die ersten Sachen im Datacenter erwartet.

Blackwell im DC unterstützt bereits PCIe6.
Ich würde auch davon ausgehen, dass höhere PCIe Specs über kurz oder lang in Desktop/Laptop Einzug halten, einfach weil schon schmalere Anbindung (weniger Lanes) = günstiger für die Hersteller. Auch wenns die "Lanesharing is bad mkay" Fraktion nicht freuen wird.

 

[Zeitmangel]

@Techlogi

...bereits...PCIe6

Ja. NV-Monotop. Wo Billionen auf der Bank liegen. Ok. Akzeptiere ich Nur ist das imho nicht Blackwell, sondern Blackwell Ultra. Das ist offiziell 1Q2026.

Sonst ja, man nimmt einfach weniger Lanes. Ist ein Faktor. Auch die müssen aber sauber funktionieren. Das ist eine immer größere Herausforderung. Es gibt auch da aber wahrscheinlich einen trade-off. Dafür bin ich auch zugegeben kein Insider. Von PCIe4 auf PCIe5 ist das jedenfalls schon mehr an Aufwand als wenn von PCIe1 direkt auf PCIe3 designen.

So oder so, SPANNEND Eher aber so als technologische Kunst als eine logische Notwendigkeit für den HeimPC (selbst wenn man es als Heimworkstation bezeichnen würde).

edit:
Und danke, daß der grausige OT hier endlich sein Ende nahm.

 

[Techlogi]

Ja klar, macht aber auch einen Unterschied, ob du 4 oder 16 Lanes routen musst.

NVIDIA GeForce RTX 5090 PCI-Express Scaling

The new NVIDIA GeForce RTX 5090 is the first high-end graphics card that makes use of a PCI-Express 5.0 bus interface. Are you in trouble when trying to run it on PCIe 4.0? What about x8, like when an SSD is using up some bandwidth? We've also tested various PCI-Express 3.0, 2.0 and 1.1 configs...

www.techpowerup.com

Ob die Kostenersparnis dann aber auch beim Kunden ankommt, würde ich aber bezweifeln.

 

[Zeitmangel]

Bei Grakas eh nicht. Der Aufwand von 3.0 auf 5.0 ist schon sehr groß, der Gewinn 2%. Das Gelaber wegen, aber mit weniger Vram... funktioniert auch nicht. Mit weniger als 16GB läufts einfach nicht rund Mit 16GB und mehr ist es wieder egal, ob 3.0 oder 5.0

Ja und SSDs? Hmm...

Datenschutzhinweis für Youtube

An dieser Stelle möchten wir Ihnen ein Youtube-Video zeigen. Ihre Daten zu schützen, liegt uns aber am Herzen: Youtube setzt durch das Einbinden und Abspielen Cookies auf ihrem Rechner, mit welchen sie eventuell getracked werden können. Wenn Sie dies zulassen möchten, klicken Sie einfach auf den Play-Button. Das Video wird anschließend geladen und danach abgespielt.

Youtube Videos ab jetzt direkt anzeigen

Video anzeigen

Ja aber IM Spiel, DirectStorage! Ja. Es ist sozusagen ein PS5 Feature. Funktioniert da. Mit Gen4 x4.