ARM präsentiert neuen Cache Coherent Interconnect

Don

[printed]-Redakteur, Tweety
Thread Starter
Mitglied seit
15.11.2002
Beiträge
26.822
<p><img src="/images/stories/logos-2013/arm_logo.jpg" width="100" height="100" alt="arm logo" style="margin: 10px; float: left;" />Um die Leistung moderner Prozessoren, Grafikbeschleuniger aber auch SoCs sicherstellen zu können, wird der Interconnect für die Verbindung und den Datenaustausch der einzelnen Komponenten immer wichtiger. An dieser Stelle wollen wir einfach nur einmal auf <a href="index.php/news/hardware/netzwerk/36421-intel-nennt-details-zum-omni-path-interconnect.html" target="_self">Intels Omni-Path</a> verweisen und <a href="index.php/news/hardware/grafikkarten/34648-pascal-architektur-im-detail-alles-zu-mixed-precision-nvlink-und-3d-memory.html" target="_self">NVIDIA will mit NVLink dem PCI-Express-Interface lebewohl sagen</a>. Nicht direkt zu vergleichen sind diese...<br /><br /><a href="/index.php/news/hardware/prozessoren/36989-arm-praesentiert-neuen-cache-coherent-interconnect.html" style="font-weight:bold;">... weiterlesen</a></p>
 
Wenn Du diese Anzeige nicht sehen willst, registriere Dich und/oder logge Dich ein.
Ich bin mir ziemlich sicher dass die Architektur grundsätzlich 50 GB/s durchsetzen könnte, aber dass man derart immense Bandbreite im SoC weder braucht noch implementiert. Hypertransport von AMD, kommt auf ~30 GB/s. Ein Bit zu übertragen kostet Energie und davon hat man im Mobilsektor sowie noch zu wenig.
Ist also nur meine persönliche, logische Schlussfolgerung. Danke für die News.
 
Hardwareluxx setzt keine externen Werbe- und Tracking-Cookies ein. Auf unserer Webseite finden Sie nur noch Cookies nach berechtigtem Interesse (Art. 6 Abs. 1 Satz 1 lit. f DSGVO) oder eigene funktionelle Cookies. Durch die Nutzung unserer Webseite erklären Sie sich damit einverstanden, dass wir diese Cookies setzen. Mehr Informationen und Möglichkeiten zur Einstellung unserer Cookies finden Sie in unserer Datenschutzerklärung.


Zurück
Oben Unten refresh