Effizienter wird wahrscheinlich keiner. Weder AMD noch Intel. Beide bedienen mehr Cores und mehr Takt,
Vergiss nicht, dass vielleicht der maximale Boosttakt höher wird, aber bei mehr Kernen und gleichem Power Limit wird der Takt bei Last auf allen Kernen dann geringer, sofern die bessere Effizienz der Fertigung dies nicht kompensieren kann. Wer die CPU so weit übertakten will, dass alle Kerne auf dem maximalen Boosttakt laufen, bei dem geht die Leistungsaufnahme natürlich durch die Decke.
das kommt selbst, wenn beide auf N2 gehen nicht ohne mehr Power.
Dazu habe ich schon genug geschrieben, wir werden sehen.
Ich würde mich freuen, wenn wir auf dem Desktop ein Quad-Channel-System bekämen, das an die 250GB/s liefern kann. Nova Lake und Zen6 werden das aber nicht liefern
Das wäre hilfreich, jetzt wo sich DDR6 verzögert, welches nach dem ursprünglichen Zeitplan in der zweiten Hälfte diesen Jahres auf den Markt hätte kommen sollen. Da war von 4 Subchannels mit je 24 Bit die Rede, also 96 Bit Datenbreite statt bis 64 und dazu deutlich höheren MT/s, was zusammen fast die doppelte Speicherbandbreite ergeben dürfte. Aber man braucht dann auch viel mehr Pins im Sockel, denn für zwei DIMM pro Channel braucht man eigentlich nur ein zusätzliches Signal um auszuwählen welcher der beiden Slots aktiv sein soll und deshalb hat man ja auch nicht mehr Speicherbandbreite mit zwei DIMM pro Channel, sondern in der Praxis sogar meist weniger, weil man keine so hohen Frequenzen erreicht. Aber von 2 auf 4 Channels würde sich die Anzahl der Pins der CPUs die für die RAM Anbindung gebraucht werden, mal eben verdoppeln.
Bei Arrow Lake zeigt sich das Limit tatsächlich in den Interconnects. Wenn man da nicht die Takte hochziehen kann, verpufft auch viel RAM-Optimierung. Aufgaben haben Intel und AMD beide noch zu lösen.
Ja, man muss weg von den seriellen Verbindungen um Tiles zu verbinden, sondern diese direkt an anbinden, also z.B den Speicherkontroller auch dann direkt in den Ringbus hängen, wenn er auf einem anderen Die sitzt. Das nennt sich "sea of wires" und AMD hat es bei den Ryzen AI MAX 300 "Strix Halo" umgesetzt, die genau wie Intel Haltbleiterinterposer nutzen, während bei den Desktop RYZEN bisher die Chiplets einfach wie BGA Chips auf die Trägerplatine gelötet werden, womit man keine Alternative zu einer serialized/deserialized (SERDES) Verbindung hat, die AMD IF nennt.
Warum Intel bei Arrow Lake eine serielle Verbindung (deshalb kann man deren Takt ja auch einstellen) und kein "sea of wires" verwendet hat, ist eine gute Frage. Aber auch wenn bei Nova Lake der RAM Controller wieder auf einem anderen Die sitzen wird, während er bei Panther Lake ja auch dem CPU Tile sitzt, so soll sich dies laut Intel nicht negativ auf die Latenz auswirken, was auf eine "sea of wires" Verbindung hindeuten würde. Man schau sich nur mal Clearwater Forest an, da sitzt der L3 Cache und das Mesh zur Verbindung der Kerne komplett im Basetile, was es so auch noch nie bei Intel gab. Bin mal gespannt ob wir auch bei Nova Lake innovative Verbindungen und Aufteilungen der Funktionen zwischen den Tiles sehen werden.
Er sagte, in gut Optimierten Spielen bringt der neue Cache evtl 10%, in schlecht Optimierten spielen etwas mehr, aber Cache sei laut ihm kein Wundermittel für mehr Leistung.
Das ist doch klar. Ob mehr Cache mehr bringt, hängt davon ab über was für einen Adressraum Schleifen laufen die auf die gleichen Daten zugreifen. Passen diese Daten auf in den vorhandenen L3 Cache von z.B. 32MB bei den RYZEN, dann bringen die zusätzlichen 64MB eines X3D nichts und wenn die Daten auf die regelmäßig immer wieder zugegriffen wird auch nicht in die 96MB L3 Cache des X3D, dann bringt er auch nichts. Nur im Bereich dazwischen bringt der Cache etwas, weil dann eben Daten noch im L3 Cache stehen und langsame RAM Zugriffe vermieden werden, die bei dem kleineren Cache nötig wären.
wichtig sollte es uns allen sein, dass beide guten Konkurrenzkampf/-druck haben. Dann müssen beide sich anstrengen.
Eben, denn Konkurrenz belebt das Geschäft und das Intel nun mit bLLC auch eine Konkurrenz zu den X3D von AMD bieten wird, kann nur positiv sein.
Aber diese Spekulationen können in belastbare Annahmen verwandelt werden, besonders dann wenn noch Erfahrungswerte aus der Vergangenheit mit einbezogen werden.
Dann sollte aber klar sein, dass 6,5GHz mit N2 nicht klappen wird, mit CPU Chiplets aus der N2P Fertigung nicht vor etwa September 2027 zu rechnen ist und mit solchen aus N2X noch ein Jahr später, wobei ja laut MLID angeblich die 6,5GHz mit N2X erreicht werden. Dann wäre also noch eine Menge Geduld nötig.
Ich gehe auch davon aus dass Intel mit Nova Lake was die Gaming Performance angeht zu Zen5 aufschließen können wird, es aber für Zen6 nicht reicht
Wieso? Die Arrow Lake haben die normalen RYZEN 9000 beim Gaming (allgemein, nicht nur in einem Game) recht gut um Griff und mit Nova Lake kommt mehr IPC und dazu mit bLLC ein großer L3 Cache, also ein direkter Konkurrent für die X3D.
