Bei der Nachricht geht es logischerweise um Desktop.
Bei der News zu der diese Thread gehört, geht es nicht logischerweise um Desktop CPUs, so wie es Lisa vor einem Jahr nicht logischerweise um Desktop CPUs ging, als sie einen Wafer mit Chiplets mit Zen 6 Kernen in N2 zusammen mit dem CEO von TSMC in die Kameras gehalten hat. Auch wenn einen nur die Desktop CPUs interessieren, muss man trotzdem beachten, dass Zen 6 und Zen 7 eben nur Architekturen, aber eben keine konkreten Desktop Produkte sind und weder werden diese Architekturen nur in Desktop CPUs verwendet, noch stehen für AMD die Desktop CPUs im Fokus. Deshalb gibt es am Ende immer wieder Missverständnisse, wenn man eben zu sehr verallgemeinert.
Allerdings scheint DDR6 fast schon wie geschaffen für KI Anwendungen.
Mehr Bandbreite und weniger Leistungsaufnahme wären überall willkommen, aber derzeit scheint es bei KI mehr in Richtung LPDDR5(X) zu gehen. Die meisten speziellen KI Boards haben ja verlötete Chips und sind damit flexibler als gesockelte CPUs.
Intel geht ja wohl auch auf 3 Generationen auf den nächsten Sockel.
Das sagen die Gerüchte, aber Intel wie AMD dürften sich da nach dem Erscheinungstermin von DDR6 RAM richten müssen. Der S. 1954 dürfte für DDR6 Unterstützung, parallel zu DDR5, ausgelegt worden sein, denn nach dem ursprünglichen Zeitplan wonach es in der zweiten Hälfte diesen Jahres auf den Markt kommen sollte, hätte es genau zum Erscheinen von Nova Lake Ende des Jahres gepasst. DDR6 werden 4 Subchannels ja 24 Bit nachgesagt, also mit 96 Datenbits pro Riegel 50% mehr als bisher und dazu höhere Taktraten, so dass der Durchsatz sich, zumindest bei JEDEC Frequenzen, etwa verdoppeln dürfte. Bei 52 Kernen wäre das auch fast schon nötig, denn wenn man das Verhältnis von Kernen und RAM Channels mit dem der aktuellen Xeons vergleicht, so haben diese doppelt so viele RAM Channels pro Kern wie der 52 Kerner, egal ob man die Modelle mit e-Kernen oder die mit P-Kernen betrachtet.
Aber diese Unterstützung kann natürlich nur auf dem Draft der DDR6 Spezifikation beruhen, die finale Spezifikation ist ja noch nicht da und dann wird man sehen müssen wie viel sich da geändert hat und ob die Nova Lake dann auch wirklich finale DDR6 Riegel unterstützen können. Wenn sich beim Pinout etwas ändert, könnte schlimmstenfalls der ganze S.1954 nicht mehr mit DDR6 RAM kompatible sein. Klar haben auch die CPU Hersteller eine gewichtige Stimme in der JEDEC, bauen sie doch die meisten der RAM Controller an denen die Riegel danach betreiben werden, aber gegen die DRAM Hersteller werden sie alleine nicht ankommen.
Kann mir auch nicht vorstellen das in den nächsten 4-5 Jahren ddr6 Sinn ergibt.
Was Sinn ergibt, ist am Ende für jede User eine individuelle Sache, aber generell würde DDR6 schon wegen der viel größere Bandbreite für die Mainstream Plattformen mit ihren 2 RAM Channels Sinn machen, wenn dort die Anzahl der Kerne so stark steigt. Weniger für reine Gamer, da die Games ja kaum so viele Kerne auslasten werden, aber für Anwendungen die dies können, wird die RAM Anbindung sonst immer öfter zum Flaschenhals der dazu führt, dass sie nicht mehr gut über die ganzen Kerne skalieren.
Es wäre grundsätzlich auch denkbar, dass AM5 zu sehr limitiert um ihn bis dahin durchzuschleppen (Leistungsaufnahme bei 32 Kernen?) und ein neuer Sockel AM6 zunächst mit DDR5 Abwärtskompatibilität erscheint.
Die gesamte Leistungsaufnahme dürfte weniger das Problem sein, da können die OC Boards genug liefern und sonst beschränkt man eben die Power Limits, sondern wenn, dann eher die Spannungsdomains. Man schau sich nur an wie viele verschiedene Spannungen eine CPU heute schon hat, wenn man noch eine mehr braucht, kommt man um einen neuen Sockel nicht herum. Braucht z.B. die EFB-Interconnect eine eigene Spannung, dann muss AMD sich entscheiden, entweder bei den Desktop CPUs darauf zu verzichten oder den Sockel zu wechseln. Das ist eben der Nachteil langlebiger Plattformen, die können irgendwann dazu führen, dass die technischen Möglichkeiten eingeschränkt sind, was die CPU angeht die darin läuft.
AMD hat das zwar bisher nicht gemacht, aber sie könnten auch wie Intel einen Speichercontroller bringen, der beides kann.
Das gab es mal vor den Baumaschinen, aber danach nicht mehr. Aber egal ob AMD diese Möglichkeit in Betracht zieht, die DDR6 Spezifikation muss final sein, damit sie den AM6 Sockel mit DDR6 RAM Unterstützung designen können, auch wenn sie dort nebenbei noch DDR5 unterstützen. Dazu sollten gerne auch die ersten CPUs für den Sockel schon DDR6 korrekt unterstützen, sonst bekommt man später die Situation, dass diese zwar für den gleichen Sockel sind, aber eben nur in Boards mit DDR5 funktionieren und nicht in späteren DDR6 Boards. Das wäre auch keine glückliche Situation.
