Werbung
Bereits im April 2025 verkündeten AMD und TSMC gemeinsam: Die ersten Test-Wafer im N2-Prozess rollen vom Band und damit beginnt die Reise zur Massenproduktion. Nun verkündet AMD, mehr als ein Jahr später, dass die Massenproduktion gestartet ist. Los geht es mit den CCDs für Epyc "Venice" mit Zen-6-Kernen. Dazu verwendet AMD, wie gesagt, TSMCs N2-Prozess.
"Venice" ist das erste HPC-Produkt, welches in N2 gefertigt wird. Darauf folgt "Verano", die Epyc-Serie, mit der zusammen LPDDR5X zum Einsatz kommen wird.
Für die Zukunft plant AMD, die Chips in 2 nm in der Arizona-Fab von TSMC fertigen zu lassen. Um die Lieferkette zu diversifizieren und Strafzöllen zu entgehen, hat TSMC in Arizona ein Werk mit mehreren Ausbaustufen gebaut bzw. in Planung. Hier werden Chips in N5 und N4 gefertigt – nicht nur für AMD, sondern auch für NVIDIA und andere Kunden wie Apple. Die aktuellste Fertigung wird TSMC aber für die Fabs im Heimatland vorbehalten. Bis N2 in den USA zur Anwendung kommt, wird es also noch einige Jahre dauern.
Vorgesehen ist der Start der kommenden Epyc-Generation für die zweite Jahreshälfte 2026. Zur Hausmesse "AMD Advancing AI 2026" Ende Juli dürfte die offizielle Vorstellung erfolgen.
10 Milliarden US-Dollar für das Ökosystem in Taiwan
Außerdem verkündet AMD, dass man in den kommenden Jahren 10 Milliarden US-Dollar in seine Zuliefererkette in Taiwan investieren wird. Neben der Fertigung der eigentlichen Chips bei TSMC kommen hier viele Partner für das Packaging ins Spiel. Dazu gehören ASE und SPIL, die für das Mulit-Chip-Packaging EFB (wafer-based 2.5D bridge interconnect technology) verantwortlich sind. Für Panel-basierte Lösungen holt man sich PTI ins Boot.
Hinzu kommen die ODM-Partner Sanmina, Wiwynn, Wistron und Inventec, welche unter anderem Einzelkomponenten und komplette Helios-Racks liefern werden. Diese sollen gemeinsam mit Epyc "Venice" und den Instinct-MI450X-Beschleunigern ebenfalls ab der zweiten Jahreshälfte 2026 ausgeliefert werden.
