Würde dann aber genauso wie bei Intels CEO gegen die Pläne sprechen, die AMD anlässlich
Financial Analyst Day veröffentlicht hat.
Roadmaps sind was anderes als direkte Aussagen des CEO, bei Roadmaps versteht jeder, dass diese sich ändern können, zumal AMD ja von TSMC für die Fertigung abhängig ist. Dazu kommt, dass ja die Chiplets mit den kompakten Zen 6c Kerne für die dense EYPC CPUs schon in N2 Serie gefertigt werden und diese CPUs daher noch in diesem Jahr erscheinen könnten, zumindest offiziell, wenn auch vielleicht nicht in größeren Stückzahlen. Die Chiplets mit den normalen Zen 6 Kernen wird AMD aber eben kaum in N2 fertigen lassen wollen, dafür dürfte der Takt den man damit erreichen kann zu gering sein. Die Intel Panther Lake schaffen als erste CPUs aus Intels 18A Fertigung bis 5,1GHz, aber 18A hat schon Backside Power Delivery und N2 nicht. Die N2P Varianten des Prozesses für höhere Taktraten braucht etwa ein Jahr länger als die erste Varianten eines neuen Prozesses und es gibt noch nicht einmal ein Produkt mit einem Chip aus der N2 Fertigung zu kaufen, dies wird erst im September in Form der SoCs von Apples nächsten iPhones erwartet.
Wenn also die Kerne in Olympic Ridge in N2P gefertigt werden sollen, dann würde ich erst so im September 2027 mit deren Erscheinen rechnen. Das kann passieren, es kann aber auch sein, dass AMD die Chiplets mit den klassischen Zen 6 Kernen in N3X fertigen lassen wird, so wie die für Zen 5 ja auch in N4X gefertigt werden, während die Chiplets mit den kompakten Zen 5c Kernen in N3E gefertigt werden. Denn beim N3 Prozess hatte TSMC Probleme und diese dann erst nach etwa einem Jahr mit den N3B Prozess behoben und es scheint bei N2 auch nicht alles nach Plan gelaufen zu sein, da TSMC die Massenfertigung erst am 31.12.2025 verkündet hat und statt normalerweise etwa einem halb Jahr später, sollen sie erst 9 Monate später erscheinen. Die Meldung am letzten Tag des Jahres war wohl eher dazu da, die eigene Roadmap noch einzuhalten und keine Verzögerung eingestehen zu müssen, da N2 für 2025 auf der TSMC Roadmap stand, ebenso wie eben N3X. Die X Varianten sind die Prozesse für höchste Taktraten und die hat bisher nur AMD genutzt.
N3X erlaubt dauerhaft 1,2V und für die hohen Taktraten einer Desktop CPUs braucht man eben hohen Spannungen, denn auch wenn die kleineren Strukturen der modernen Fertigungsprozesse kürzere Signalwege bedeuten, was höhere Taktraten erleichtert, so bedeuten sie aber auch, dass weniger Strom transportiert werden kann und deswegen geht man ja auch zur Backside Power Delivery über. TSMC hatte dies ursprünglich für N2P geplant, dann aber den N2P Prozess mit Backside Power Delivery in A16 umbenannt und wird N2P ohne bringen. Bei denen läuft eben auch nicht immer alles nach Plan.
Pcgh hat doch jeweils mit 5600 MTS gemessen, was jeweils dem garantierten max Takt laut beiden Herstellern entspricht
Nein, dies ist das Limit für normale UDIMM, mit CUDIMM sind
bis zu 6400 MT/s spezifiziert und für die
Plus Modelle sogar 7200MT/s. Aber dann gibt es noch
Intel 200S und damit sind bis 8000MT/s von Intel freigegeben:
Overclocking Intel processors with the 200S Boost profile will not void the limited processor warranty provided by Intel.
Wer also Arrow Lake nur mit 5600er RAM vergleicht, der ignoriert nicht nur CUDIMM, sondern auch Intel 200S. Was damit machbar ist, zeigt z.B. auch
dieser Test hier bei HL. Ohne den großen L3 Cache der X3D Modelle, ist die RAM Performance eben viel wichtiger für die Gamingleistung, aber dies sollte sich bei den Nova Lake mit bLLC dann auch ändern.