Warum wir hier immer wieder TSMC heranführen, liegt auch daran, dass AMD seine Chips bei TSMC fertigen lässt und dies wohl auch für die Compute-Tiles von Nova Lake gilt.
Das sollte mich wundern, zumal der Zeitplan für N2P sehr knapp ist und Intel 18A gut läuft. Die CPU Tiles wären auch die ideale Anwendungen für die 18A-P Variante, der höhere Taktraten erlaubt. Aber wer weiß wie groß die Fertigungskapazitäten für 18A geplant sind und ob neben den Xeons auch genug für Nova Lake vorhanden wären. Externe Kunden scheinen ja mehr Interesse an 14A zu haben, der ebenfalls gut anzulaufen scheint und im Plan sein soll, so dass Intel sich am Ende dann gut überlegen muss, wie viel Kapazität sie für 18A aufbauen sollen, wenn alle Generationen danach dann schon wieder auf den nächsten Prozess (14A) umziehen werden.
Das ist eben das Problem wenn man so schnell neue Fertigungen bringt, aber keine externen Kunden dafür hat, die dann helfen die bestehenden Fertigungsanlagen auch Jahre nachdem es die nächste Fertigung gibt, noch auszulasten. TSMC hat dies Problem nicht, nachdem N7 (und dessen optimierte Varianten N6) für CPUs nicht mehr attraktiv ist, werden nun z.B. die Controller der PCIe 5.0 SSDs mit diesen Prozessen gefertigt, oder das SoC und das IO Tile von Arrow Lake und das I/O Die der RYZEN CPUs.
Warum ist Intel davon abgerückt? Das hat sicher Gründe, diesen Schritt zu gehen
Eben, denn im Prinzip ist SMT ja dazu da, dass die Reicheneinheiten besser ausgelastet werden, wenn das Programm mal z.B. auf I/O wie RAM Zugriffe warten muss. Statt dann ungenutzt zu bleiben, kann ein zweiter Thread diese dann nutzen und das hat bei den Atom 330 damals bis zu 60% mehr Multithreadperformance gebracht. Der hatte aber nicht einmal eine Out-of-Order Architektur, ein Feature welches wie alle anderen Architekturoptimierungen dazu dient, eben solche Wartezeiten zu vermindern und idealerweise komplett zu vermeiden, z.B. durch Sprungvorhersagen, Prefetching von RAM Inhalten in den Cache, etc. Bei einer idealen Architektur wäre SMT dann also komplett nutzlos.
Da wird man zwar wohl nie hinkommen, aber es bei Intel ja auch den Ansatz der Rentable Units, der auf Jim Keller zurückgehen soll und bei dem ein Kern Recheneinheiten von seinem Nachbar mitbenutzen kann, wenn dieser sie nicht gerade selbst nutzt. Hat jeder Kern z.B. 3 Integereinheiten, so könnte er damit im besten Fall eben 6 Integereinheiten gleichzeitig nutzen oder man gibt eben jedem Kern nur noch 2 Integereinheiten und dann kann er im besten Fall immer noch 4 Integereinheiten benutzen oder vielleicht sogar 6, wenn die Kerne als 4er Cluster angeordnet sind und jeder Kern auf Einheiten beider Nachbarn zugreifen kann. Man wird sehen was da kommt, aber der neue CEO von Intel hat einen Fetisch für HT und daher würde es mich nicht wundern, wenn er die Rentable Units cancelt. Man wird sehen.
unsure:Weniger Arbeitsschritte? Performancegewinn? Temperaturen? Stromverbrauch? Kostenfaktor?). Tests werden es zu Tage bringen.
