> > > > Cluster-Booster-Architektur: Supercomputer enthält Turbolader

Cluster-Booster-Architektur: Supercomputer enthält Turbolader

Veröffentlicht am: von

juelichDas EU-Forschungsprojekt DEEP (Dynamical Exascale Entry Platform) hat seinen Prototypen einer neuen Rechnerarchitektur vorgestellt, der das Problem der Ver- und Zuteilung von Daten bei modernen Supercomputern angehen soll. Das DEEP-System setzt auf das sogenannte Cluster-Booster-Konzept. Ein Booster aus hochparallelen, untereinander vernetzten Mehrkern-Prozessoren beschleunigt dabei wie eine Art Turbolader bei einem Verbrennungsmotor einen Cluster mit herkömmlichen Prozessoren. Der Prototyp wird in den nächsten Jahren am Jülich Supercomputing Centre (JSC) betrieben und für externe Nutzer zugänglich gemacht.

Für die kommenden Jahre sprechen die Hersteller von Supercomputern von völlig neuen Leistungsklassen, deren Realisierung aber noch vor einige Hürden gestellt wird. Zwar erreichen die einzelnen Komponenten eine immer höhere Leistung, allerdings kann die dazugehörige Infrastruktur hier meist nicht mithalten. NVIDIA hat sich daher dazu entschieden mit NVLink einen eigenen Interconnect zu entwickeln, bei Intel sollen die kommenden Beschleunigerkarten Xeon Phi mit dem eigenen Omni-Path-Interconnect ausgestattet werden. Doch nicht nur die Kommunikation zwischen den Clustern ist entscheidend, sondern auch das Zuarbeiten für die einzelnen Rechenbeschleuniger. So setzen die schnellsten Supercomputer auf eine Kombination aus Server-Prozessoren und speziellen Beschleunigern. Beispiele sind der Tianhe-2 mit Intel Xeon E5-2696 und Intel Xeon Phi 31S1P und der Titan mit AMD Opteron 6274 und NVIDIA Tesla K20x – nur um die ersten beiden Plätze der Top 100 zu nennen.

DEEP-Prototyp am Forschungszentrum Jülich
DEEP-Prototyp am Forschungszentrum Jülich

Die Cluster-Booster-Architektur wurde speziell auf die zukünftigen Anforderungen von Exascale-Rechnern hin entwickelt, die hundert- bis tausendmal leistungsfähiger sein werden als die derzeit schnellsten Rechner der Welt. Bereits heute kommen mehrere Hunderttausend oder gar Millionen Rechenkerne zum Einsatz – in Zukunft werden es sicherlich nicht weniger werden. Die Cluster-Booster-Architektur bietet eine Möglichkeit, komplexe Bestandteile eines Programms mit geringer Skalierbarkeit auf dem konventionellen Cluster auszuführen, während einfache, hochskalierbare Codeteile auf den energieeffizienten, enorm leistungsfähigen Booster ausgelagert werden.

Der am JSC installierte Prototyp setzt auf Multi- und Manycore-Prozessoren von Intel und besitzt eine Rechenleistung von 500 TFLOPS. Zum Vergleich: Die bereits erwähnten ersten beiden Plätze der Top-100-Liste kommen auf 54.902 und 27.112 TFLOPS. Der DEEP-Booster ist über ein Hochgeschwindigkeitsnetzwerk mit dem Cluster verbunden und besteht aus insgesamt 384 Rechenknoten mit Intel-Xeon-Phi-Prozessoren, die speziell auf hochparallele Anwendungen hin zugeschnitten sind. Die Prozessoren, die über jeweils mehr als 60 Rechenkerne verfügen, kommunizieren untereinander über ein EXTOLL-HPC-Hochgeschwindigkeitsnetzwerk mit einer 3D-Torus-Topologie, das von der Universität Heidelberg entwickelt wurde. Alle Komponenten werden dicht gepackt in zwei Serverschränken untergebracht und mit einer direkten Warmwasserkühlung energieeffizient gekühlt. Nicht zuletzt wird der aktuelle Betriebszustand des Rechners permanent mit einer neuen Monitoring-Software überwacht, die das Leibniz-Rechenzentrum eigens für das DEEP-System entwickelt hat.

Die Hardware ist das Eine, eine passende Software, welche die Hardware auch effizient nutzt, ist das Andere. Das DEEP-Team hat dazu einen kompletten Software-Stack entwickelt, der Nutzern das Programmieren erleichtert. Anwendungsentwickler können damit auf eine vertraute Programmierumgebung zugreifen, während die Software die jeweilige Anwendung gleichzeitig optimal für Berechnungen auf dem komplexen System anpasst. Beide Teile, Cluster und Booster, lassen sich gemeinsam über eine globale Programmierschnittstelle ansteuern, die auf ParTecs Systemsoftware ParaStation MPI basiert. Darauf sitzt das vom Barcelona Supercomputing Center weiterentwickelte Programmiermodell OmpSs auf, das nun auch die kollektive Auslagerung hochparalleler Aufgabenteile unterstützt.

DEEP-Prototyp am Forschungszentrum Jülich
DEEP-Prototyp am Forschungszentrum Jülich

"DEEP war zunächst nur eine Idee. Dass sie tatsächlich ins Leben gerufen wurde, ist dem Einsatz einiger der qualifiziertesten Wissenschaftler und Ingenieure Europas sowie der Unterstützung der Europäischen Kommission zu verdanken. Alle beteiligten Unternehmen, Forschungsinstitute und Universitäten können stolz auf dieses einzigartige System sein, das sowohl universell einsetzbar als auch unglaublich hoch skalierbar ist. Das Cluster-Booster-Konzept von DEEP wird die Entwicklung künftiger Supercomputer maßgeblich beeinflussen", sagte Projektkoordinator Prof. Thomas Lippert, Direktor des Jülich Supercomputing Centre.

Der DEEP-Prototyp wurden aber nicht nur zur Forschung an zukünftigen Supercomputer-Systemen verwendet, sondern auf sechs Anwendungen aus Wissenschaft und Industrie hin optimiert. Die Förderung der EU ist inzwischen ausgelaufen, in Jülich soll der Server aber dennoch weiter betrieben werden. Das System wird die nächsten Jahre am Jülich Supercomputing Center (JSC) laufen und auch externe Nutzer werden Zugang erhalten, die mit dem Prototypen ihre Anwendungen für künftige Supercomputer optimieren können. Darüber hinaus plant das JSC die Anschaffung eines weiteren Boosters, mit dem der kürzlich installierte Superrechner JURECA in den nächsten ein bis zwei Jahren auf eine Rechenleistung von über 10 PFLOPS beschleunigt werden soll. JURECA verwendet aktuell 1.872 Knoten mit jeweils zwei Intel Xeon E5-2680 und einer NVIDIA Tesla K80.

Social Links

Diesen Artikel bewerten:

Ø Bewertungen: 0

Tags

Kommentare (0)

Diskutiert das Thema in unserem Forum:
Cluster-Booster-Architektur: Supercomputer enthält Turbolader

Das könnte Sie auch interessieren:

  • AMDs Ryzen 7 3700X und Ryzen 9 3900X im Test

    Logo von IMAGES/STORIES/2017/AMDRYZEN93900X

    Heute ist es endlich soweit: AMD bläst zum Großangriff. Die Zen-2-Architektur versetzt AMD offenbar in die Situation, endgültig mit dem Konkurrenten Intel aufzuschließen. Mit Zen, Zen+ und der AM4-Plattform hat AMD über zwei Jahre die Basis zum Erfolg geschaffen. Nun will man den... [mehr]

  • AMD Ryzen 5 3600 im Test: Ohne X noch viel besser

    Logo von IMAGES/STORIES/2017/AMD_RYZEN_5_3600_TEST-TEST

    Gegenüber dem AMD Ryzen 5 3600X aus unserem letzten Test, der trotz seiner Einstufung in die Mittelklasse ältere Topmodelle schlägt, ist der AMD Ryzen 3600 ohne das X-Kürzel nur 200 bis 300 MHz niedriger getaktet und mit einer TDP von 65 W sparsamer klassifiziert, was einen... [mehr]

  • AMD Ryzen 5 3600X im Test: 265-Euro-CPU schlägt ältere Flaggschiff-Modelle

    Logo von IMAGES/STORIES/2017/RYZEN_5_3600X_REVIEW-TEASER

    Mit dem Ryzen 9 3900X und dem Ryzen 7 3700X ist AMD seinem Konkurrenten wieder mächtig auf die Pelle gerückt und macht ihm selbst im High-End-Bereich mit einer hohen Anwendungs- und Spiele-Leistung zu einem deutlich günstigeren Preis das Leben schwer. Doch auch in den unteren Preis- und... [mehr]

  • Insider-Gerüchte: Intel streicht 10-nm-Pläne für den Desktop komplett

    Logo von IMAGES/STORIES/2017/INTEL

    Aus Insiderkreisen haben wir einige exklusive Informationen zu zukünftigen Desktop-Prozessoren von Intel erhalten. Die Quelle hat sich in der Vergangenheit zu CPU-Themen bereits mehrfach aus treffsicher erwiesen. Dennoch sollte wie bei allen Gerüchten dieser Art eine gewisse Vorsicht an den... [mehr]

  • 400 gegen 2.000 Euro: Core i7-9700K gegen Core i9-9980XE im Test

    Logo von IMAGES/STORIES/2017/INTEL-CORE-I9

    Heute wagen wir einmal einen ungewöhnlichen Vergleich: Ein Intel Core i7-9700K gegen einen Core i9-9980XE. Diese beiden Modelle haben neben der Tatsache, dass sie beide von Intel stammen und auf der Skylake-Architektur basieren, wenig miteinander zu tun. Doch wir wollten uns einmal anschauen, wo... [mehr]

  • AMD Ryzen 3000: Acht Zen-2-Kerne mit PCIe 4.0 ab Mitte 2019

    Logo von IMAGES/STORIES/2017/RYZEN3000-CES19

    Neben der Vorstellung der Radeon Vega 7 als erste Gaming-GPU aus der 7-nm-Fertigung hat AMD eine Vorschau auf die Ryzen-Prozessoren der 3000er-Serie gegeben. Die als Matisse geführten Desktop-Prozessoren werden im Sockel AM4 Platz finden, basieren aber auf der neuen Zen-2-Architektur und bieten... [mehr]