N2P + N2X und mit backside power ist. Versprach erst auch nur 1,07 bis 1,10 Dichte. Jetzt traut man sich schon 1,2 zu verkünden.
Hast du wieder Lack gesoffen? Die 1,2 sind von N3E auf N2, um die es ja in der News geht. A16 kann kaum ein N2X mit Backside Power sein, wenn N2X erst später als A16 kommt, es ist N2P mit Backside Power und die Backside Power alleine bringe eben eine Steigerung der Dichte von so 7 bis 10%.
Vor einiger Zeit nannte man das mancherorts noch einen HPC Node.
Nein, die HPC Node sind bei TSMC die mit X am Ende, wie N4X (aktuell für die Zen5 Classic CPU Chiplets genutzt) und bei N5 nannte sich diese Variante noch N5HPC, danach nun aber N4X, N3X (für Zen6 Classic), N2X. Wobei es bei vielen Nodes dann auch noch unterschiedliche Libs gibt, für High Density (HD), High Performance (HP) und ggf. noch weitere Varianten dazwischen. Wobei es aber zuweilen diese Varianten dazwischen und nicht die extremsten sind, die dann auch wirklich häufig genutzt werden, wie z.B: bei N3E, wo es drei Größen gibt:
Kleine Transistoren erlauben zwar eine hohe Transistordichte, aber keinen sehr hohen Takt und mit den größten Transistoren kommt man nur auf eine Transistordichte wie beim 4 HP Prozess von Hinterwäldler Intel, obwohl viele den TSMC N3E Prozess als 3nm und den Intel 4 Process als 4nm bezeichnen würden.
Den "A16" als Bezeichnung grob grad noch so gerechtfertigt hinbekommen
Aber nicht wenn es um die Transistordichte geht. Da war früher eine Halbierung der Zahl mit der Vervierfachung der Transistordichte verbunden, eben weil die nm mal (so bis etwa 90nm) wirkliche Strukturgrößen angegeben haben und da Transistoren halt in der Fläche sind, steigte deren Anzahl dann im Quadrat. Von 20 auf 16 wären dies über 56% mehr Transistordichte, selbst wenn man die Zahl nicht im Quadrat nimmt, womit TSMC und Samsung dann angefangen haben, nachdem sie wieder aufgeholt haben, weil sie mit ihren 20nm (FinFET) Prozessen so lange massive Probleme hatten, müssten es 20% mehr Transistordichte sein und bei 10% wäre die korrekte Bezeichnung A18. Dies zeigt nur wie massiv die Inflation des Marketings bei den Zahlen geworden ist.
Andererseits - machen wir uns doch nichts vor - wird hier jedem klar sein warum du das möglichst geringschätzend sehen möchtest. Hätte Intel jetzt keine Fabs, würde der Tenor bisschen anders ausfallen.
Nein, warum? Jeder Beitrag von dir trieft vor Hass auf Intel, aber ich hasse oder liebe keine Firma, die geben sowieso einen Dreck auf uns Kunden, allesamt. Es geht mir darum Unsinn richtigzustellen und der kommt von dir reichlich.
Übrigens ist N3C die Cost optimized Version von TSMCs N3 Prozess, N3A ist dann für Automotive Applications, also besonders langlebige Chips, denn die Probleme die Intel mit Raptor Lake bzgl. Haltbarkeit hat, werden umso häufiger auftreten je kleiner die Strukturen werden. Leistungselektronik nutzt nicht zufällig sehr alte Prozesse mit großen Strukturen und trotzdem müssen z.B. die meisten Besitzer einer Solaranlage im Laufe der Jahre den Wechselrichter wenigstens einmal tauschen, eben weil da extrem hohe Ströme durchgehen und alle Halbleiter eben altern und zwar schneller, je höher die Stromdichte ist. Deshalb haben die HP Libs eben auch viel größere Transistoren und damit weniger Transistordichte als die HD Libs, erlauben aber eben auch mehr Takt, weil man für mehr Takt eben auch Stromverbrauch in Kauf nehmen muss um die Transistoren schneller schalten zu können.
So ist das nunmal, wenn der Biasometer durchgebrannt ist...
Damit musst du dich ja auskennen, denn dein BIAS gegen Intel ist grenzenlos und geht bis zu blanken Verleugnung von Tatsache, auch wenn sie dich als alles andere als schlau dastehen lassen.
