Frage zum I/O Puffer des RAM, verständnisproblem !

[KingNude]

Hallo,

es geht um folgenden Satz, den ich bei Wikipedia aufgegriffen habe:

Bei DDR2-SDRAM taktet der I/O-Puffer mit der zweifachen Frequenz der Speicherchips. Hier erhält man wie bei dem älteren DDR-Standard jeweils bei steigender als auch bei fallender Flanke des Taktsignals gültige Daten. Beim DDR-SDRAM werden mit einem Read-Kommando (mindestens) zwei aufeinanderfolgende Adressen gelesen, bei DDR2-SDRAM vier. Dies ist bedingt durch die Prefetch-Methode des jeweiligen Standards. Aus einem 128 Bit breiten DDR-Modul werden also pro Read 256 Bit gelesen aus einem vergleichbaren DDR2-Modul aber 512. Die absolute Datenmenge bleibt bei gleichem I/O-Takt von zum Beispiel 200 MHz aber identisch, da das DDR2-Modul zwei anstelle von einem Takt benötigt, um die Daten zu übertragen.

ich kann mir bei diesem satz nicht genau vorstellen, was passiert.

kann mir das einer von euch irgendwie besser erklären ? muss dazu einen referat in der schule halten und weiß irgendwie nicht, wie ich dieses Problem erklären soll.

 

[icewaere]

ola,

was gibts den da ned zu verstehen?

ddr2 kann einfach das doppelte an daten per takt übertragen als ddr1

???

grüße ice

PS: was für ein Problem meinst du denn überhaupt? wo gibts hier ein Problem?

Vielleicht hilft dir ja das auch mit bildchen fürs vostellen
http://www.tecchannel.de/technologie/komponenten/402348/index3.html

...

 

[KingNude]

ich kann das problem irgendwie nicht genau schildern.
konkreter punkt wo es hakt:

Aus einem 128 Bit breiten DDR-Modul werden also pro Read 256 Bit gelesen aus einem vergleichbaren DDR2-Modul aber 512. Die absolute Datenmenge bleibt bei gleichem I/O-Takt von zum Beispiel 200 MHz aber identisch, da das DDR2-Modul zwei anstelle von einem Takt benötigt, um die Daten zu übertragen.

wie kann ich das mathematisch darstellen ?

so wie ich es machen würde:
Pro - Read kriegt DDR 256bit, also 2x128bit * 2 (wegen der Doppelten Taktfrequenz) = 512Bit
Pro - Read kriegt DDR2 512, also 4 * 64bit ? <---- genau an dieser stelle hakt es.

weil da steht ja, das am ende diesselbe datenmenge rauskommt.

ps: ist der I/O Takt = FSB ?

 

[KingNude]

weiß keiner mehr irgendwie nen rat ?

 

[X909]

Die Erklärungen sind nicht 100%ig korrekt oder zumindest missverständlich.

Ein DDR2 Modul überträgt genau wie ein DDR Modul mit jedem Takt 2x64 Bit an Daten. Der Datenbus ist gleich breit. Bei gleichem Takt ergibt sich somit die gleiche Bandbreite.

Der Unterschied besteht darin, dass bei DDR aus den Speicherzellen je Takt 2 Bit gelesen werden (das ganze x64). Dann wird mit steigender und fallender Taktflanke jeweils ein Bit am PIN des Moduls zur Verfügung gestellt.

Bei DDR2 Speicher takten die Speicherzellen mit halbem physikalischen Takt. Daher müssen 4 Bit gelesen werden um mit jedem Takt 2 Bit an die Pins zu bringen.

Bsp: Speichertakt phys. 200 MHz, effektiv 400 MHz, Breite 64 Bit
DDR1 Speicherzelle 200 Mhz * 2 Bit prefetch * 64Bit = 25600 MBit bzw. 3200 MByte pro sek.
DDR2 Speicherzelle 100 MHz * 4 Bit prefetch * 64 Bit = 25600 MBit bzw. 3200 MByte pro sek.

Daraus ergibt sich auch die längere Latenz bei DDR2. Da nun 4 anstatt 2 Bit aus dem Speicherzellen zu den PINs gebracht werden müssen.

 

[KingNude]

Die Erklärungen sind nicht 100%ig korrekt oder zumindest missverständlich.

Ein DDR2 Modul überträgt genau wie ein DDR Modul mit jedem Takt 2x64 Bit an Daten. Der Datenbus ist gleich breit. Bei gleichem Takt ergibt sich somit die gleiche Bandbreite.

Der Unterschied besteht darin, dass bei DDR aus den Speicherzellen je Takt 2 Bit gelesen werden (das ganze x64). Dann wird mit steigender und fallender Taktflanke jeweils ein Bit am PIN des Moduls zur Verfügung gestellt.

Bei DDR2 Speicher takten die Speicherzellen mit halbem physikalischen Takt. Daher müssen 4 Bit gelesen werden um mit jedem Takt 2 Bit an die Pins zu bringen.

Bsp: Speichertakt phys. 200 MHz, effektiv 400 MHz, Breite 64 Bit
DDR1 Speicherzelle 200 Mhz * 2 Bit prefetch * 64Bit = 25600 MBit bzw. 3200 MByte pro sek.
DDR2 Speicherzelle 100 MHz * 4 Bit prefetch * 64 Bit = 25600 MBit bzw. 3200 MByte pro sek.

Daraus ergibt sich auch die längere Latenz bei DDR2. Da nun 4 anstatt 2 Bit aus dem Speicherzellen zu den PINs gebracht werden müssen.

geil, vielen dank ! genau das habe ich gesucht