Da man immerwider fragen liesst, ob man nicht besser CL4 RAM statt CL5 RAM kaufen sollte, oder manchmal sogar, ob man runtertakten und auf CL3 gehen sollte.
In diesem (Sammel-) Thread soll es jetzt darum gehen, ob (oder eher das) Takt mehr bringt als Timings, aber auch ein ungünstiger speicherteiler nicht zu unterschätzen ist.
Dann fangen wir mal an:
#1 Timings sind nebensächlich
Ich habe vor, euch dies anhand einiger Benchmarks zu zeigen. Die benchmarks haben leider eine kleine tolleranz, da die speicherbandbreite aber auf 3 möglichkeiten ermittelt wird, sollte man recht gut sehen, wohin und wie stark die bandbreite tendiert. Sollte also mal eine Zahl aus dem Rahmen fallen, bitte ich darum, diese einfach ausser acht zu lassen.
Bei diesen benchmarks wurde ein 2GB riegel von OCZ verwendet, der für DDR2-667 Spezifiziert wurde und auch auf dieser taktfequenz und der standartspannung leif
Default (5-5-5-15):
5-5-5-14
5-5-5-13
5-4-5-15
#2 Takt bringt (wesentlich) mehr
Hier wurde der gleiche Riegel benutzt, der auch oben benutzt wurde! Timings wurden die ganze zeit auf 5-5-5-15 belassen! (Spannungen waren immer auf Auto, deswegen konnte ich nicht weiter, ich wollte die garantie nicht verlieren!)
Default (333MHz)
340MHz
345,5MHz
351MHz
354,5MHz
360MHz
#3 Höhertakten über den FSB ist besser als über Speicherteiler
Für diesen Test wurde mein neuer Speicher, 2x2GB Rigel von G.Skill verwendet. Die Riegel liefen im dual channel!
FSB bei 133,33MHz, speicher per teiler auf 400MHZ (DDR2-800)
FSB auf 160, speicher auch hier auf 400MHz. Diesesmal wurde, wegen des höheren FSBs ein kleinerer Speicherteiler genommen
Ich hoffe ich konnte so einigen weiteren frage-threads entgegenwirken!
Über Rückmeldungen würde ich mich freuen!
P.S. Sämmtliche benchmarks hier wurden mit mbench gemacht!
In diesem (Sammel-) Thread soll es jetzt darum gehen, ob (oder eher das) Takt mehr bringt als Timings, aber auch ein ungünstiger speicherteiler nicht zu unterschätzen ist.
Dann fangen wir mal an:
#1 Timings sind nebensächlich
Ich habe vor, euch dies anhand einiger Benchmarks zu zeigen. Die benchmarks haben leider eine kleine tolleranz, da die speicherbandbreite aber auf 3 möglichkeiten ermittelt wird, sollte man recht gut sehen, wohin und wie stark die bandbreite tendiert. Sollte also mal eine Zahl aus dem Rahmen fallen, bitte ich darum, diese einfach ausser acht zu lassen.
Bei diesen benchmarks wurde ein 2GB riegel von OCZ verwendet, der für DDR2-667 Spezifiziert wurde und auch auf dieser taktfequenz und der standartspannung leif
Default (5-5-5-15):
---- MBench (C) ver 1.0 (Feb 2002) ----
---- System memory benchmark ----
---- www.x86-secret.com ----
unknown (CPUID = f64) @ 3330.1MHz
Instruction set support : MMX SSE SSE2
Access latency 104.5 ns (348 clocks)
Read datarate (INT) 3632 Mb/s
Write datarate (INT) 1409 Mb/s
Read datarate (MMX) 3722 Mb/s
Write datarate (MMX) 1409 Mb/s
Read datarate (SSE) 3832 Mb/s
Write datarate (SSE) 2789 Mb/s
5-5-5-14
---- MBench (C) ver 1.0 (Feb 2002) ----
---- System memory benchmark ----
---- www.x86-secret.com ----
unknown (CPUID = f64) @ 3330.1MHz
Instruction set support : MMX SSE SSE2
Access latency 104.5 ns (348 clocks)
Read datarate (INT) 3633 Mb/s
Write datarate (INT) 1410 Mb/s
Read datarate (MMX) 3723 Mb/s
Write datarate (MMX) 1408 Mb/s
Read datarate (SSE) 3832 Mb/s
Write datarate (SSE) 2790 Mb/s
5-5-5-13
---- MBench (C) ver 1.0 (Feb 2002) ----
---- System memory benchmark ----
---- www.x86-secret.com ----
unknown (CPUID = f64) @ 3330.1MHz
Instruction set support : MMX SSE SSE2
Access latency 104.5 ns (348 clocks)
Read datarate (INT) 3630 Mb/s
Write datarate (INT) 1411 Mb/s
Read datarate (MMX) 3723 Mb/s
Write datarate (MMX) 1409 Mb/s
Read datarate (SSE) 3831 Mb/s
Write datarate (SSE) 2790 Mb/s
5-4-5-15
---- MBench (C) ver 1.0 (Feb 2002) ----
---- System memory benchmark ----
---- www.x86-secret.com ----
unknown (CPUID = f64) @ 3330.1MHz
Instruction set support : MMX SSE SSE2
Access latency 104.8 ns (349 clocks)
Read datarate (INT) 3638 Mb/s
Write datarate (INT) 1399 Mb/s
Read datarate (MMX) 3722 Mb/s
Write datarate (MMX) 1400 Mb/s
Read datarate (SSE) 3834 Mb/s
Write datarate (SSE) 2790 Mb/s
#2 Takt bringt (wesentlich) mehr
Hier wurde der gleiche Riegel benutzt, der auch oben benutzt wurde! Timings wurden die ganze zeit auf 5-5-5-15 belassen! (Spannungen waren immer auf Auto, deswegen konnte ich nicht weiter, ich wollte die garantie nicht verlieren!)
Default (333MHz)
---- MBench (C) ver 1.0 (Feb 2002) ----
---- System memory benchmark ----
---- www.x86-secret.com ----
unknown (CPUID = f64) @ 3330.1MHz
Instruction set support : MMX SSE SSE2
Access latency 104.5 ns (348 clocks)
Read datarate (INT) 3632 Mb/s
Write datarate (INT) 1409 Mb/s
Read datarate (MMX) 3722 Mb/s
Write datarate (MMX) 1409 Mb/s
Read datarate (SSE) 3832 Mb/s
Write datarate (SSE) 2789 Mb/s
340MHz
---- MBench (C) ver 1.0 (Feb 2002) ----
---- System memory benchmark ----
---- www.x86-secret.com ----
unknown (CPUID = f64) @ 3401.7MHz
Instruction set support : MMX SSE SSE2
Access latency 102.3 ns (348 clocks)
Read datarate (INT) 3712 Mb/s
Write datarate (INT) 1442 Mb/s
Read datarate (MMX) 3802 Mb/s
Write datarate (MMX) 1437 Mb/s
Read datarate (SSE) 3889 Mb/s
Write datarate (SSE) 2851 Mb/s
345,5MHz
---- MBench (C) ver 1.0 (Feb 2002) ----
---- System memory benchmark ----
---- www.x86-secret.com ----
unknown (CPUID = f64) @ 3455.4MHz
Instruction set support : MMX SSE SSE2
Access latency 100.7 ns (348 clocks)
Read datarate (INT) 3772 Mb/s
Write datarate (INT) 1460 Mb/s
Read datarate (MMX) 3866 Mb/s
Write datarate (MMX) 1459 Mb/s
Read datarate (SSE) 3979 Mb/s
Write datarate (SSE) 2897 Mb/s
351MHz
---- MBench (C) ver 1.0 (Feb 2002) ----
---- System memory benchmark ----
---- www.x86-secret.com ----
unknown (CPUID = f64) @ 3509.1MHz
Instruction set support : MMX SSE SSE2
Access latency 99.5 ns (349 clocks)
Read datarate (INT) 3829 Mb/s
Write datarate (INT) 1489 Mb/s
Read datarate (MMX) 3927 Mb/s
Write datarate (MMX) 1486 Mb/s
Read datarate (SSE) 4039 Mb/s
Write datarate (SSE) 2942 Mb/s
354,5MHz
---- MBench (C) ver 1.0 (Feb 2002) ----
---- System memory benchmark ----
---- www.x86-secret.com ----
unknown (CPUID = f64) @ 3544.9MHz
Instruction set support : MMX SSE SSE2
Access latency 98.2 ns (348 clocks)
Read datarate (INT) 3871 Mb/s
Write datarate (INT) 1503 Mb/s
Read datarate (MMX) 3967 Mb/s
Write datarate (MMX) 1499 Mb/s
Read datarate (SSE) 4083 Mb/s
Write datarate (SSE) 2973 Mb/s
360MHz
---- MBench (C) ver 1.0 (Feb 2002) ----
---- System memory benchmark ----
---- www.x86-secret.com ----
unknown (CPUID = f64) @ 3598.6MHz
Instruction set support : MMX SSE SSE2
Access latency 96.7 ns (348 clocks)
Read datarate (INT) 3930 Mb/s
Write datarate (INT) 1523 Mb/s
Read datarate (MMX) 4028 Mb/s
Write datarate (MMX) 1520 Mb/s
Read datarate (SSE) 4144 Mb/s
Write datarate (SSE) 3018 Mb/s
#3 Höhertakten über den FSB ist besser als über Speicherteiler
Für diesen Test wurde mein neuer Speicher, 2x2GB Rigel von G.Skill verwendet. Die Riegel liefen im dual channel!
FSB bei 133,33MHz, speicher per teiler auf 400MHZ (DDR2-800)
---- MBench (C) ver 1.0 (Feb 2002) ----
---- System memory benchmark ----
---- www.x86-secret.com ----
unknown (CPUID = f64) @ 3341.0MHz
Instruction set support : MMX SSE SSE2
Access latency 96.1 ns (321 clocks)
Read datarate (INT) 3713 Mb/s
Write datarate (INT) 1533 Mb/s
Read datarate (MMX) 3812 Mb/s
Write datarate (MMX) 1535 Mb/s
Read datarate (SSE) 3937 Mb/s
Write datarate (SSE) 2828 Mb/s
FSB auf 160, speicher auch hier auf 400MHz. Diesesmal wurde, wegen des höheren FSBs ein kleinerer Speicherteiler genommen
---- MBench (C) ver 1.0 (Feb 2002) ----
---- System memory benchmark ----
---- www.x86-secret.com ----
unknown (CPUID = f64) @ 4000.0MHz
Instruction set support : MMX SSE SSE2
Access latency 86.7 ns (347 clocks)
Read datarate (INT) 4390 Mb/s
Write datarate (INT) 1818 Mb/s
Read datarate (MMX) 4493 Mb/s
Write datarate (MMX) 1817 Mb/s
Read datarate (SSE) 4631 Mb/s
Write datarate (SSE) 3357 Mb/s
Ich hoffe ich konnte so einigen weiteren frage-threads entgegenwirken!
Über Rückmeldungen würde ich mich freuen!
P.S. Sämmtliche benchmarks hier wurden mit mbench gemacht!
Zuletzt bearbeitet: