Absage an Intel Foundry: NVIDIA nutzt weiter nur TSMC für das Packaging

[HWL News Bot]

Seit einigen Monaten wird Intel nicht müde, durch seine Foundry-Sparte für ein (Advanced)-Packaging externer Kunden bei Intel Foundry zu werben. Man habe die Technologien, man habe die Kapazitäten und geopolitisch sei es sicherlich auch für viele Kunden interessant. Auf der Computex 2025 wurde NVIDIA CEO Jensen Huang in einer 90-minütigen Fragerunde darauf angesprochen, wie wichtig das Advanced Packaging für die Weiterentwicklung der KI-Hardware ist.
... weiterlesen

 

[Holt]

Nur damit sei es aktuell möglich, die verwendeten zwei Blackwell-GPUs plus acht HBM3E-Stacks auf einem Package unterzubringen.

Wo hat er dies gesagt? Es steht jedenfalls nicht in dem Zitat von ihm, denn dass NVidia derzeit keine Alternative zum Packaging bei TSMC hat, muss nicht daran liegen, dass anderes dies technisch nicht können. Es kann auch andere Gründe wie z.B. vertragliche Verpflichtungen haben.

Die Komplexität dessen, was NVIDIA ankündigt, scheint Hand in Hand mit dem zu gehen, was TSMC liefern kann. Beide Unternehmen gehen hier im Gleichschritt voran und es dürfte nicht einfach sein, aus diesem Rhythmus herauszubrechen.

Es würde auf jeden Fall eine Weile dauern da Auszubrechen und einiges kosten. Für NVidia mit der Gleichschritt mit TSMC natürlich den Vorteil besser planen zu können

Ansonsten auch interessant:

Moore’s Law has reached a limit. Transistors in one die cost effectively have plateaued.

Die Technologie wird halt immer aufwendiger und auch teurer zu entwickeln, zumal wenn es praktisch einen Monopolisten gibt der alleine die neuste Fertigung anbietet. Aber NVidia kann seine Preise ja fast frei bestimmen und die Kosten daher problemlos an seine Kunden weitergeben.

We wanted such large chips, so we solved it with chiplets.

Die modernsten Belichtungsverfahren erlaubt immer geringere Diegrößen auf einmal zu belichten und es ist zwar nicht unmöglich einen Die in als zwei getrennte Stücke herzustellen, aber an den Kanten gibt es oft Probleme die dies unwirtschaftlich machen. Bei Schritt auf High-NA EUV halbiert sich gegenüber dem bisher genutzen EUV die maximale Größe die am Stück belichtet werden kann, noch einmal von 26mm × 33mm auf etwa 26mm x 16.5mm, also 429mm². Der Wechsel von monolithischen zu Chiplet Designs was also absehbar und unvermeidlich. Die kleinsten Strukturgrößen die man mit High-NA EUV herstellen kann, fällt dann übrigens von 28nm auf 20nm, auch wenn die Prozesse längst Namen haben, in denen weit geringere Zahlen vorkommen.