432 RISC-V-Kerne: Effizienter Number-Cruncher aus Europa

Thread Starter
Mitglied seit
06.03.2017
Beiträge
112.696
Auf der DATE-Konferenz (Design, Automation and Test in Europe) haben die Entwickler von der ETH Zürich sowie der Universität von Bologna zusammen mit den beteiligten Unternehmen, bzw. Plattform-Entwicklern wie PULP (Parallel Ultra-Low Power), GlobalFoundries, Rambus, Micron, Synopsys und Avery den Occamy vorgestellt, einen HPC-Chip mit Chiplet-Design und insgesamt 432 RISC-V-Kernen.
... weiterlesen
 
Wenn Du diese Anzeige nicht sehen willst, registriere Dich und/oder logge Dich ein.
. Die Rechenleistung liegt hier also um den Faktor 90 höher.

Allerdings verbraucht der H100-Beschleuniger auch bis zu 700 W, während es beim Occamy nur 10 W sein sollen, also um den Faktor 70 geringer.
Für 70 mal so viel Verbrauch 90 mal so viel Rechenleistung zu bekommen, ist doch ein gutes Geschäft. Es mag Anwendungen für so einen Chip geben, aber als revolutionär würde ich den nun nicht ansehen.
 
10W halte ich schon wegen des HBM Interface für unrealistisch. Das sind vielleicht nur die Kerne und der Rest kommt dazu. Mal sehen wo das gesamte Paket landet. Aber schön für RISC V.
 
Hardwareluxx setzt keine externen Werbe- und Tracking-Cookies ein. Auf unserer Webseite finden Sie nur noch Cookies nach berechtigtem Interesse (Art. 6 Abs. 1 Satz 1 lit. f DSGVO) oder eigene funktionelle Cookies. Durch die Nutzung unserer Webseite erklären Sie sich damit einverstanden, dass wir diese Cookies setzen. Mehr Informationen und Möglichkeiten zur Einstellung unserer Cookies finden Sie in unserer Datenschutzerklärung.


Zurück
Oben Unten refresh