Bis 256 Kerne, PCIe 6.0 und 16-Channel-RAM: AMD stellt Epyc 9006 mit Zen 6 vor

[HWL News Bot]

Heute ist es endlich so weit und AMD stellte auf der Advancing AI 2026 unter der Führung von CEO Dr. Lisa Su die Epyc-9006-Server-Prozessoren vor. Diese basieren auf der brandneuen Zen-6-Architektur und werden bei TSMC im N2-Verfahren mit 2 nm gefertigt. Generell teilt AMD die Epyc-9006-Prozessoren in vier Kategorien und zwei Sockeln ein. Während es bei den Vorgängern der SP5 und SP6 waren, sind es mit Venice nun der SP7 und SP8 mit höherer Pin-Anzahl und zusätzlichen Memory-Channel. Beim größten Epyc-Modell nennt AMD 256 Kerne und 512 Threads.
... weiterlesen

 

[Aragonion]

Die Entscheidende Frage fehlt leider im Thread

 

[forenleser0815]

Bleibt nur zu hoffen das sich bei den nächsten Desktop Prozessoren auch mal etwas bei der Anzahl der Lanes tut.
Ob es Aufgrund von PCIe 6 neue Chipsätze geben wird?

 

[mkossmann]

@forenleser0815
Da muss man dich wohl enttäuschen. Die Gerüchteküche ist da ziemlich klar: ZEN6 Ryzen wird weiterhin den AM5 Sockel verwenden mit PCIe5 und der gleichen Anzahl von Lanes. Und es ist wohl nicht einmal ein deutliches "Aufbohren" (wie Anbindung mit PCIe5, mehr PCIe-Lanes, integriertes USB4) der Chipsets angedacht.

 

[Zyxx]

Weiß man ob der 3D Cache auf oder unter der CPU liegen wird? Mit den 9000er CPU hat man es unter die CPU gebracht, was ja Vorteile gebracht hat.
Bleibt es dabei?

 

[FM4E]

Weiß man ob der 3D Cache auf oder unter der CPU liegen wird? Mit den 9000er CPU hat man es unter die CPU gebracht, was ja Vorteile gebracht hat.
Bleibt es dabei?

Informationen darüber hat AMD gestern keine verloren. Aber ja, ist eine interessante Frage.

 

[forenleser0815]

@forenleser0815
Da muss man dich wohl enttäuschen. Die Gerüchteküche ist da ziemlich klar: ZEN6 Ryzen wird weiterhin den AM5 Sockel verwenden mit PCIe5 und der gleichen Anzahl von Lanes. Und es ist wohl nicht einmal ein deutliches "Aufbohren" (wie Anbindung mit PCIe5, mehr PCIe-Lanes, integriertes USB4) der Chipsets angedacht.

Gegen Sockel AM5 würde ja auch nichts Sprechen wenn die Chipsatz Anbindung etwas geändert wird. Würde zwar keinen Einfluss auf die Lane Anzahl haben, jedoch könnte man die Komunikation zwischen CPU und Chipsatz beschleunigen.

 

[Zeitmangel]

Informationen darüber hat AMD gestern keine verloren. Aber ja, ist eine interessante Frage.

Ich setzte das einfach klar voraus. Alles andere wäre idiotisch. Schon alleine bei der Frage zog es mit die Augenbrauen hoch

Falls das im Artikel unterging Guckt euch die TDPs an. Die haben sich streckenweise HALBIERT

PS:
Der Venice-X ist aktuell der Epyc mit dem höchsten Boosttakt

 

[Techlogi]

jedoch könnte man die Komunikation zwischen CPU und Chipsatz beschleunigen.

Wenn es wirklich neue Chipsätze geben sollte (und kein Rebrand wie bei den 800ern), könnte es schon sein, dass man für den Uplink auf PCIe5x4 geht.
Auch PCIe6 wäre mit neuem IO-Die und neuen Boards theoretisch möglich (bei AM4 wurde mit den 500er Boards ja auch PCIe4 eingeführt), glaube ich aber nicht wirklich dran, da der Nutzen für Consumer doch sehr überschaubar sein dürfte. Beispielsweise lässt sich ja bereits selbst mit PCIe5x4 ne Grafikkarte performant anbinden:

TLDR:
4090 in 4K 4.0x16 vs 4.0x8: ~2%
5090 in 4K 5.0x16 vs 5.0x8: ~1%
5090 in 4K 5.0x16 vs 5.0x4: ~2%
Mit steigender Last durch RT wird der Unterschied gar noch geringer!
5090 in 4K RT 5.0x16 vs 5.0x8: ~0%
5090 in 4K RT 5.0x16 vs 5.0x4: ~1%

 

[Tzk]

Man munkelt, dass der IO Die für Epyc weiterhin in 6nm gefertigt wird. Wenn dem so ist, dann spekuliere ich auf einen gleichbleibenden Die für den Desktop und es kommt erst mit AM6 was neues. Einen komplett neuen Die für nur eine Generation halte ich für wenig wahrscheinlich, da hätte man eher für Zen 5 schon was gebracht…

 

[frikigigye]

Liest schon verrückt...

1,6 TB/sec ?! - really ?! - not bad.

 

[FM4E]

News-Update:

"Die ersten Spezifikationen der einzelnen SP7- und SP8-Prozessoren sind durchgesickert, die jedoch noch nicht offiziell bestätigt wurden."

Mit den entsprechenden Tabellen unter diesem Satz in der News.

 

[Holt]

Sehe ich das richtig, dass die Epyc 9006X SP7 die einigen sind wo nur Zen 6 und keine Zen 6c Kerne verwendet werden und diese im zweiten Halbjahr 2027 kommen sollen? Dies lässt dann befürchten, dass die Desktop RYZEN auch nicht so bald erscheinen werden. Außerdem sind die maximal 5GHz keine Steigerung gegenüber den 9005 Vorgängern, wo z.B. der hat.

Bleibt nur zu hoffen das sich bei den nächsten Desktop Prozessoren auch mal etwas bei der Anzahl der Lanes tut.
Ob es Aufgrund von PCIe 6 neue Chipsätze geben wird?

Wie soll das gehen, wenn man weiter an AM festhält? Da sind keine Pins im Sockel frei um mal eben mehr PCIe Lanes von der CPU realisieren zu können, die könnten allenfalls vom Chipsatz kommen.

Weiß man ob der 3D Cache auf oder unter der CPU liegen wird? Mit den 9000er CPU hat man es unter die CPU gebracht, was ja Vorteile gebracht hat.
Bleibt es dabei?

Wenn es Vorteile gebracht hat, kann man wohl davon ausgehen, dass es so bleibt. Warum sollte AMD diese Vorteile wieder aufgeben wollen?

Gegen Sockel AM5 würde ja auch nichts Sprechen wenn die Chipsatz Anbindung etwas geändert wird. Würde zwar keinen Einfluss auf die Lane Anzahl haben, jedoch könnte man die Komunikation zwischen CPU und Chipsatz beschleunigen.

Also ich würde mal vermuten, dass alle PCIe Lanes der AM5 CPUs eigentlich PCIe 5.0 Lanes sind, wobei, wenn diese EYPC neben 96 oder gar 128 PCIe 6.0 Lanes zusätzlich noch 8 PCIe 4.0 Lanes haben, kommen mir da schon leichte Zweifel ob AMD wirklich alle PCIe Lanes gleich schnell ausgeführt hat. Aber wenn die Lanes alle PCIe 5.0 können, aber die 4 zur Anbindung des Chipsatzes eben nur mit PCIe 4.0 laufen, weil die aktuellen Chipsätze nicht mehr können, dann wäre es möglich mit neuen Chipsätzen deren Anbindung auf PCIe 5.0 zu bringen.

 

[forenleser0815]

Aber wenn die Lanes alle PCIe 5.0 können, aber die 4 zur Anbindung des Chipsatzes eben nur mit PCIe 4.0 laufen, weil die aktuellen Chipsätze nicht mehr können, dann wäre es möglich mit neuen Chipsätzen deren Anbindung auf PCIe 5.0 zu bringen.

Oder ein direkter Sprung auf PCIe 6.0, möglich ist leider alles.
Naja, mal abwarten. Wäre jedenfalls mal langsam Zeit für neue Chipsätze.

 

[Zyxx]

Wenn es Vorteile gebracht hat, kann man wohl davon ausgehen, dass es so bleibt. Warum sollte AMD diese Vorteile wieder aufgeben wollen?

Da der Aufbau nicht erwähnt wurde, bleibt da eine Ungewissheit. Das machte mich stutzig.
Es ist alles andere als trivial die Teile zusammen zu bringen, weswegen besonders bei so krasser Skalierung meine Frage aufkam.

 

[Holt]

Oder ein direkter Sprung auf PCIe 6.0, möglich ist leider alles.
Naja, mal abwarten. Wäre jedenfalls mal langsam Zeit für neue Chipsätze.

Nur dürfte PCIe 6.0 im Desktop derzeit noch kein Thema sein und es wohl so bald auch nicht werden. Da PCIe 6.0 ja weiterhin pinkompatible ist, sonst wäre es ja nicht abwärtskompatible, könnte man sicher auch bei AM5 auf PCIe 6.0 gehen, wenn dies gewollt wäre. Da die größte Geschwindigkeit durch die anderen Bitkodierung erreicht wird, sollten es auch nicht die höheren Anforderungen bzgl,. der Signalqualität an die Platinen stellen, wie es bisher der Fall war, als man den Takt erhöht hat um die Geschwindigkeit von PCIe zu steigern.

Um im Desktop auf PCIe 6.0 zu gehen, müsste es Grakas mit PCIe 6.0 geben, dann würden auch SSDs folgen, wobei aber im Desktop der M.2 Formfaktor dominiert, da wird es für PCIe 6.0 bzgl. der Leistungsaufnahme knapp, wenn man nicht die Controller in Prozessen wie N3 oder wenigstens N4 fertigen würde, nachdem die aktuellen PCIe 5.0 Consumer SSD Controller meist in N6 gefertigt werden, damit sie keine Temperaturprobleme bekommen und die maximale Leistungsaufnahme einhalten, die die M.2 Spezifikation vorgibt. Da kostet eine Design dann noch mal deutlich mehr und die Kapazitäten für solche modernen Prozesse sind auch extrem gut ausgelastet. Außerdem lässt sich mit SSDs und Grakas im Enterprisesegment derzeit so viel Geld verdienen, dass die Anbieter wenig Interesse daran haben dürfte in neue Technik für das Konsumersegment zu investieren.

Da der Aufbau nicht erwähnt wurde, bleibt da eine Ungewissheit.

Erwarte nicht zu viele Details bei der Vorstellung einer neuen Architektur. Noch nicht einmal die Daten zu den konkreten EYPC Modellen sind offiziell. Da kann man nicht mit Details erwarten, wie ob bei den X3D das Dies mit dem zusätzlichen Cache über oder unter den Kernen sitzt.

 

[tonythebuilder]

Was möchte man mit PCIe6 in einem Consumer PC. PCIe5 wird von der Leistung her schon kaum genutzt. Und wie haben die Leute über die Preise rumgeheult. Wie soll das erst bei PCIe6 werden?

Aber back to topic.
Die Epyc 9xxx Serie ist sehr interessant. Hoffentlich wird die Software von AMD endlich mal besser. Denn mit der Hardware alleine gewinnt man auch keinen Blumentopf mehr.

 

[forenleser0815]

Was möchte man mit PCIe6 in einem Consumer PC. PCIe5 wird von der Leistung her schon kaum genutzt. Und wie haben die Leute über die Preise rumgeheult. Wie soll das erst bei PCIe6 werden?

Nur mal als Beispiel..
WENN der Chipsatz per PCIe 6.0 angebunden wäre, so könnte man mindestens ein oder 2 weitere M2.NVME PCIe 5.0 Steckplätze anbieten.
Alternativ wären auch mehrere PCIe Slots auf dem Board möglich. Seih es nun für zusätzliche SATA Karten oder sonstwas.
Man könnte das Lane Sharing reduzieren, ...

 

[FM4E]

Sehe ich das richtig, dass die Epyc 9006X SP7 die einigen sind wo nur Zen 6 und keine Zen 6c Kerne verwendet werden und diese im zweiten Halbjahr 2027 kommen sollen?

Ja, Epyc 9006X (Venice-X) ist für das zweite Halbjahr 2027 geplant und wird es bis maximal 96 Kerne (verteilt auf acht Zen-6-CCDs, die jeweils bis zu 12 Kerne bieten) geben. Ich gehe generell davon aus, dass die Desktop-Varianten für den Sockel AM5 mit 3D-V-Cache sowieso erst weit nach den normalen Varianten erscheinen werden. Also wohl eher im Jahr 2028.

 

[RealMax123]

Schön zu wissen, aber denke das der Markt für klassische Server-Prozessoren immer kleiner und unbedeutender wird.

Was einerseits gefragt ist sind Controller-CPUs für KI Server die dann 2-4 KI-Beschleuniger steuern.

Bei den klassischen Serverdiensten hingegen geht der Trend immer mehr zu Kubernetes Clustern aus mehreren Controller-Nodes und Worker-Nodes die dann aber auf günstige, normale Consumer-Hardware setzen.