Fühlt sich das wie Verschwendung an wenn man SMT deaktiviert.
Das kann einem doch egal sein, wenn man damit für seine eigene Anwendung / Spiel mehr Performance gewinnt.
Die CPU Cores der nicht HT Cores (P Cores von Arrow in dem fall) haben mehr ST IPC.
Aber liegt dies daran, dass die Kerne kein HT haben? Wohl kaum, vielleicht haben sie ja intern HT, nur ist es nicht aktivierbar, denn die gleichen Architekturen wie in den Mainstream Consumer CPUs werden ja auch oft in den Server Xeons verwendet und haben dort HT. Übrigens ist die IPC immer Singlethread, die gibt an wie viele Instruktionen pro Taktzyklus die Architektur verarbeiten kann und HT hat darauf keinen Einfluss. Das HT die Performance pro Thread mindert, wenn sich zwei Threads einen physikalischen Kern teilen müssen, sollte auch klar sein, ebenso, dass sich daher HT nur auf die Multithreadperformance auswirkt.
Es ist einfach nicht Perfekt. Wenn ich eine CPU kaufe, will ich sie voll und ganz nutzen.
Das ist ein anderes Thema, aber dann muss man immer den Vollausbau kaufen, also einen 285K oder 270K, aber keinen 265K, bei dem ja 4 e-Kerne deaktiviert sind, die ggf. funktionieren könnten und nur deaktiviert wurden, weil die Nachfrage nach 265K so groß war, dass man auch funktionierende Kerne deaktivieren muss um diese zu befriedigen, statt noch mehr 285K für die Halde zu fertigen.
Wenn man genug echte Kerne für seine Anwendung hat, brauch man kein HT/SMT.
Deswegen hatte Intel ja mal entschieden auf HT zu verzichten, denn für die Multithreadperformance hat man ja die e-Kerne. Aber dem neuen CEO hat dies nicht gefallen oder er hat dies Argument einfach nicht verstanden.
Ein CPU Design ohne HT/SMT kann also schneller sein, als ein CPU Design wo man HT/SMT Manuell Deaktiviert, wenn die Threads reichen.
Bei gleicher Anzahl an Kernen wird der Design mit HT/SMT mehr Performance bringen, wenn alle Kerne ausgelastet werden und wie gesagt, HT/SMT ist nur für die MT Performance relevant. Die Frage wäre allenfalls, ob die Kerne bei einem Design ohne SMT so viel keiner werden, dass man dafür mehr Kerne verbauen würde, wenn man darauf verzichtet. Aber schon damals war nur von 5% die Rede die HT einen Kern größer machen würde und damals gab es kein AVX, welches die Kerne gewaltig vergrößert, vor allem in der aktuellen AVX-512 Variante. Es dürften heute also eher weniger als 5% sein und damit ist es eben nicht so, also könnte man 10 statt 8 Kernen verbauen, wenn man bei den Kernen auf HT/SMT verzichtet.
Es war ja gerade die Motivation für HT das man damit für vergleichsweise wenige zusätzliche Transistoren unverhältnismäßig mehr Performance bekommt, Ganz im Gegensatz dazu, wenn man die zusätzlichen Transistoren aufwendet um die Kerne für mehr IPC aufwendiger zu machen, wo man für 5% mehr Transistoren eben bei weitem keine 5% mehr IPC erzielen wird.
Du warst ja derjenige der in den raum warf, dass der S 1954 3 Generationen haben könnte.
Das sagen die Gerüchte und ich habe schon mal geschrieben, dass dies sehr davon abhängen wird, wie der Zeitplan für DDR6 am Ende aussehen wird und wie es bei Nova Lake bzgl. DDR6 Unterstützung aussehen wird. Dessen RAM Controller dürften die Draft Version der Spezifikation unterstützen, nur weiß man derzeit nicht, wie weit diese dann mit der finalen Spezifikation übereinstimmen wird, wenn diese endlich mal erscheint.
Nova/Razer wird noch P&E Cores ohne SMT/HT.
Alles was danach kommt wird wohl schon SMT/HT haben.
Den Gerüchten auf denen diese News basiert nach nicht, aber ich geben nichts auf die Quelle dieser Gerüchte, der Type schreibt alles, auch wenn es sich widerspricht, löscht dann was falsch war und behauptet er hätte es richtig vorhergesagt. Auf die Widersprüche habe ich ja schon hingewiesen und auch geschrieben, was ich für logisch wahrscheinlicher halte.