Nehalem-Architektur

Sehr unwahrscheinlich bei CSI und IMC, aber......:hmm:

Nehalem uses the same 775 socket

"But needs a new chipset
One of the Intel's directors have said to Fudzilla that Nehalem is pin compatible to Core 2 Duo generation but due the technological differences it wont simply work in any exsisting boards.
He said that you will need a next generation chipset Catanga is the big codename and their internal was Ohio or Ioha.
It is mainly because of the memory controller on the CPU and new interconnections. The same chat also said that they are very flexible on the CPU"

fudzilla
 
Wenn Du diese Anzeige nicht sehen willst, registriere Dich und/oder logge Dich ein.
fudzilla macht seinem Namen alle Ehre:haha: Bin ziemlich sicher das ein neuer Sockel (LGA1366) zum Einsatz kommen wird.

@Thunderbird21
Bloomfield" (QuadCore Desktop) Gainestown ähnlich, ohne integrierten Speichercontroller
Würde allerdings dem Artikel von Computerbase wiedersprechen. Was denkst du, wird die Desktop variante nun QuickPath haben oder doch nicht? Bin jetzt etwas verwirrt:hmm:
 
Hoi Dural

Jo aber Finale taktraten wurden noch nicht bekannt gegeben zu Nehalem leider und Fugger konnte den York mal abpressen der 9650 macht mich irgendwie voll an egal was er kostet der ist doch sehr geil. :)

mfg
 
@Intel'er:
QuickPath wird den FrontSideBus ersetzen und ist unabhängig von der Position des Speichercontrollers. Alle Nehalems werden eine HT-ähnliche Verbindung haben.

Der Speichercontroller aber könnte wie bei Intel üblich im Chipsatz stecken, was den Vorteil bringt nicht die CPU (Socket) wechsel zu müssen, wenn ein neuer Speicherstandard kommt.
AMD hat ja ein solches "Problem" (754=DDR SC, 939=DDR DC, AM2=DDR2 usw.).
Nur ein Socket für DDR3 und DDR4 während der Nehalem-Ära. Ich Tippe mal das es so im Desktop-Markt kommt beim Socket H (LGA715).

Im Server-Markt wo zum großen Teil Multi-Prozessor-Systeme zum Einsatz kommen kann ein integrierter Speichercontroller Bandbreite auf dem QuickPath-Bus sparen, indem die Zugriffe auf den RAM direkt erfolgen ohne Umweg über den Chipsatz. Socket B (LGA1366) mehr Pins weil integrierter Speichercontroller.;)

Desktop:

Nehalem-CPU
|
QuickPath
|
Chipsatz----RAM

Server:

Nehalem-CPU0----RAM
|
QuickPath
|
----Chipsatz
|
QuickPath
|
Nehalem-CPU1----RAM

P.S.: Hoffe es passt so auf die Schnelle und "Es kann immer anders kommen als man denkt".
 
Thunderbird21, halte ich aber für unwahrscheinlich. Man hat ein gutes FSB Protokoll, warum also CSI verwenden? Meiner Meinung nach wird der Desktop Nahelem ganz normal über AGTL+ angebunden. Dazu passt der x48 dann auch hervorragend.
 
Zuletzt bearbeitet:
"CSI wird mit Nehalem FSB auf Intel-Plattformen ersetzen" Otellini. Zum Glück, vor allem im Multi-Prozessor-Bereich
x48 = Penryn-HighEnd-Chipsatz
Tylersburg = Nehalem-Chipsatz

Gerade entdeckt:

s8Tyvq6u.jpg

Bei der Nehalem-Variante handelt es sich hingegen um eine komplett neue Architektur. Dazu gehört ein integrierter Speicher-Controller für buffered oder unbuffered DDR3-Module. Anders als bisher angenommen, kommt der RAM-Controller bei allen Nehalem-Prozessoren zum Einsatz.
PCGH

Dann wär das ja auch geklärt.
 
Zuletzt bearbeitet:
So einfach ist das leider nicht. Es gibt 2 neue Sockel für Nahelem, SockelB und SockelH. SockelB hat 1366 Lands, SockelH aber nur 715. Das reicht nicht für einen IMC, schon garnicht für einen mit 192Bit (3x64Bit) breite. Der SockelH ist für die Desktop Systeme vorgesehen und wird einen ganz normalen FSB benötigen, um den Speichercontroller in der NB ansprechen zu können. Es ist nurnoch eine Frage des Protokolls und das ist meiner Meinung nach eben nicht CSI, da CSI hier schlicht unnötig wäre. CSI ist breiter als die AGTL+ Anbindung, was ihn unnötigt teuer macht, und hat mit ziemlicher Sicherheit auch keine bessere Latenz. Bei Desktop Systeme ist die Bandbreite aber überhaupt nicht entscheidend sondern kostet Boardhersteller nur Geld. Also bleibt nur AGTL+. Der NUMA-SockelB hingegen ist für Server+WS Systeme vorgesehen. Im Desktopmarkt ist er nur als Skulltrail brauchbar, weil er schlicht zu teuer wäre.
 
Zuletzt bearbeitet:
auch wenn es nur 128 bit wären, dürfte der sockelH nicht reichen
 
Wer sagt denn das CSI bei allen Sockels 192Bit (3x64Bit) breit ist???

CSI ist physikalisch nicht breit, aber anspruchsvoller in der Implementierung als der FSB. AGTL+ ist als FSB Protokoll einfach besser geeignet als CSI - es ist billig, optimal breit und hat eine sehr geringe Latenz. CSI gibt es meiner Meinung nach nur bei CPUs mit IMC, und den hat ein SockelH Prozessor definitiv nicht.
Es ändert sich also im Endeffekt für den Privatkunden nichts, der erhält einen Core2 System auf Nahelem Basis (dann wohl Core3 genannt ;)). Dazu gibts dann die x4er Chipsatzserie, weiterhin schön mit FSB Anbidung und RAM Controller.
RAM direkt an der CPU gibts im Privatbereich weiterhin nur bei AMD.
 
Zuletzt bearbeitet:
News:

Intel Nehalem: Sind 8 MiB L2-Cache zu wenig?


"In der vorherigen News widmeten wir uns bereits der Veröffentlichung des Intel Nehalem, dessen Stromverbrauch und den damit verbundenen Problemen, eine attraktive 8-Kern Lösung herbeizuzaubern. Doch es gibt weitere Details zur neuen Architektur, die für Zündstoff sorgen und nicht ungenannt bleiben sollten: Das Thema L2-Cache.

Fudzilla berichtete Mitte dieser Woche davon, dass die Quad-Core Desktop-CPU "Bloomfield", die auf besagter Nehalem-Architektur aufsetzt, über insgesamt 8 MiB L2-Cache verfügt. Ob alle vier Kerne gemeinsam auf besagte 8 MiB L2-Cache zugreifen können oder ob jeder der vier Kerne einen separaten, 2 MiB großen L2-Cache hat, ist nicht bekannt und wahrscheinlich davon abhängig, ob ein L3-Cache als weiterer Zwischenspeicher der CPU zur Verfügung steht. Trifft dies zu, wird vermutlich jeder der vier Kerne einen eigenen, 2 MiB großen L2-Cache haben - die Cache-Verwaltung der K10-Architektur wäre damit übernommen.

Heftiger Auslöser für die hitzigen Debatten in Foren war allerdings allein die Tatsache, dass insgesamt 8 MiB L2-Cache zur Verfügung stehen. Wie bekannt, wird Intel Penryn, ebenfalls eine Quad-Core CPU, nämlich auf 2x 6 MiB L2-Cache zurückgreifen können und damit im Endeffekt auf mehr Cache. So kam es, wie es kommen musste: In diversen Foren wurde die neue Intel Nehalem-Architektur als "Fehlentwicklung" abgestempelt.

Zuerst einmal sollte vorweg genommen werden, dass Nehalem nicht Core ist und Core nicht Nehalem. Es handelt sich um zwei unterschiedliche Architekturen, die womöglich, ja sogar sehr wahrscheinlich, mit komplett unterschiedlichem Gedanken entwickelt worden sind. So war beispielsweise bei der Entwicklung der Core-Mikroarchitektur vordergründig, dass man die Verbindung zwischen CPU und Speicher (FSB) als Flaschenhals ausschließt. Stattdessen setzte man unglaublich großen L2-Cache ein, der bis dato von der Konkurrenz - das natürlich nicht ohne Grund - unerreicht geblieben ist.

Dadurch, dass die Nehalem-Architektur auf einen seriellen Anschluss zwischen CPU und Speicher zurückgreift und damit den bisherigen Flaschenhals, den FSB, beseitigt, ist die Skalierung völlig anders als bei der Core-Mikroarchitektur. Ähnlich wie bei AMDs K8- und K10-Architektur sind große und teure L2-Caches gar nicht mehr nötig bzw. ist dessen Performancegewinn zu gering als dass es rentabel wäre.

Zu sagen, die Intel Nehalem-Architektur wird der Segen auf Erden, wäre ebenso falsch zu sagen, dass die Architektur eine Fehlentwicklung ist. Es geht einzig und allein darum, dass man aufgrund eines kleinen technischen Details, ohne die Funktionsweise und die technischen Feinheiten der Architektur zu kennen, keine voreiligen Schlüsse ziehen kann und darf. Ob Top oder Flop ist damit noch völlig offen...
"



Quelle: Hardware-Infos


.
 
Zuletzt bearbeitet:
Vllt. bekommt ja auch Intel endlich mal gebacken eine effektive Cachearchitektur zu verwenden.
Dann würde der Nehaem sicherlich auch mit 8Mib pg-roxXx0rn.
 
Heftiger Auslöser für die hitzigen Debatten in Foren war allerdings allein die Tatsache, dass insgesamt 8 MiB L2-Cache zur Verfügung stehen. Wie bekannt, wird Intel Penryn, ebenfalls eine Quad-Core CPU, nämlich auf 2x 6 MiB L2-Cache zurückgreifen können und damit im Endeffekt auf mehr Cache. So kam es, wie es kommen musste: In diversen Foren wurde die neue Intel Nehalem-Architektur als "Fehlentwicklung" abgestempelt.
Da scheinen einige Leute ja richtig viel Ahnung zu haben. Alleine der Gedanke, eine Architektur aufgrund der Grösse des L2 Caches als Fehlentwicklung abzustempeln, ist schon unglaublich hirnrissig. Eine effiziente Cache Hierarchie ist weitaus besser, als den Die mit Cache vollzustopfen. Und wenn Intel das schafft, wird ein 8 MiB Nehalem schneller arbeiten als ein 12 MiB Penryn. Solche Aussagen erinnern irgendwie an das GHz Rennen zwischen P4 und K8. Der P4 hat ja viel mehr Takt, der muss deutlich schneller sein... :rolleyes:
 
Da kann ich mich mr.dude anschließen.

Der Nehalem ist eine komplette Neuentwicklung und von daher wird auch der Cache ganz anders arbeiten als bei der Core 2 Architektur.

Trotz allem finde ich, dass der Core 2 sehr gut mit seinem Cache arbeitet. Der Nahelem wird wieder ganz neue Maßstäbe setzen, da es wie gesagt eine Neuentwicklung ist.
 
Logik und Design sind zwar neu, die eigentliche Architektur allerdings nicht. Sie wird weiterhin auf Core, also 4-fach superskalar mit 3 einfachen und einem erweiterten Decoder, basieren. Aber wie gesagt, man muss die CPU erstmal in Aktion sehen, bevor man beurteilen kann, ob der geringere Cache ein Rückschritt ist oder nicht. Ich denke eher letzteres.
 
Zuletzt bearbeitet:
Irgendwelche Verändreungen an der SSE pipeline?
 
Irgendwelche Verändreungen an der SSE pipeline?

Was stellst du immer für Fragen?

Ich bin nicht einer von denen, der hier von 40% mehr Leistung spricht.

Ich sage einfach mal abwarten auf die ersten Benchmarks.. Bei Intel werden sich die CPU´s ja eh schnell bei XS usw. verbreiten.

Auf jeden Fall kann man davon ausgehen, dass die CPU´s richtig Power haben werden :)
 
Intel Nehalem: Sind 8 MiB L2-Cache zu wenig?
Quelle: Hardware-Infos

Die 8MB reichen völlig aus, da ja bei Intel jeder Core auf den Cache zugreifen kann. Also hat jeder Core Theoretisch maximal 8MB L2 für sich, zum Vergleich die Conroe haben 4MB und die Penryn 6MB maximal für jeden Core zur Verfügung.

Ich würde jetzt sogar mal behaupten das einmal 8MB besser sind als zweimal 6MB, kommt natürlich auch auf die Anwendung drauf an...
 
Zuletzt bearbeitet:
Logik und Design sind zwar neu, die eigentliche Architektur allerdings nicht. Sie wird weiterhin auf Core, also 4-fach superskalar mit 3 einfachen und einem erweiterten Decoder, basieren. Aber wie gesagt, man muss die CPU erstmal in Aktion sehen, bevor man beurteilen kann, ob der geringere Cache ein Rückschritt ist oder nicht. Ich denke eher letzteres.

Das geht sogar noch weiter, da der Nahelem intern 2 DualCores sind, die über einen FSB Crossbar miteinander verküpft sind. Intel verschiebt diesen Teil der Northbridge einfach in den Prozessor. Der Nahelem ist im Prinzip soviel ein Core2 wie der K10 ein K8 ist ;).
 
Sehr unwahrscheinlich bei CSI und IMC, aber......:hmm:

Nehalem uses the same 775 socket

"But needs a new chipset
One of the Intel's directors have said to Fudzilla that Nehalem is pin compatible to Core 2 Duo generation but due the technological differences it wont simply work in any exsisting boards.
He said that you will need a next generation chipset Catanga is the big codename and their internal was Ohio or Ioha.
It is mainly because of the memory controller on the CPU and new interconnections. The same chat also said that they are very flexible on the CPU"

fudzilla

Nope, der Desktop Nahelem kommt ganz normal ohne IMC und mit FSB. Nur Server und Skulltrail Varianten kommen mit IMC und Quickpath. Die sind aber mit ihrem gewaltigen SocketB und dem komplexen Boarddesign für Quickpath und triple Channel Memory offenbar viel zu teuer für den Desktop Markt. Für den Desktop-Nahelem war aber ursprünglich der SockelH vorgesehen und ich denke mal, dass sich daran auch nichts ändert. Die 4er Chipsätze sollen aber auf jeden Fall mit den Nahelems funzen.

[...]
Entwedr man weis es oder man schweigt.

Fundierte, begründete Spekus sind ja durchaus ok.
 
Zuletzt bearbeitet:
Um alle Anfeindungen im Kern zu ersticken habe ich diese entfernt. Des Weiteren werden wir Moderatoren die Sammelthreads weiter mit großem Interesse und großer Aufmerksamkeit verfolgen. Einige hier stehen kurz vor einer Ermahnung. Also haltet die Forenregeln und die Zusätze für das CPU-Unterforum ein. Danke.
 
Es gibt endlich Neuigkeiten und Konkretere Infos zu Intels neuer CPU :d.
ubiq20401lse0.gif


Interessant zu sehen ist, dass der Bloomfield noch in 2008 zu haben sein wird. Jedoch denke ich nicht, dass er irgendwie erschwinglich ist - er wird nur für Server und Skulltrail interessant werden (das wird auch der Grund sein, warum er überhaupt aufgeführt wird). QPI bleibt also auch dem Servermarkt sowie Skulltrail vorbehalten. Der Chipsatz und die Plattform ist auch für Multi-CPU ausgelegt. Desktop Nahalems sind also vor 2009 also nicht zu erwarten. Der Penryn wird sich also in der Tat noch mit dem 45nm Phenom messen müssen.

ubiq20402lsj9.gif


Dafür gibt es 2009 dann einen neuen Sockel, der für Dual- und QuadCores gleichermassen ausgelegt ist. Der DualCore ist interessanterweise wohl eher ein mit HT aufgebohrter und Cache reduzierter Wolfdale mit einer NB (mit IGP) auf dem Träger, die per FSB angebunden ist. Der DualCore hat also keinen IMC, kann aber durch die Konstruktion den gleichen Sockel wie der native Lynnfield nutzen. Es wird also nichts mit der Integration eines IGPs auf den Prozessor, wie es bei AMD mit "Fusion" geplant ist, Intel sucht hier wiedermal eine Lösung auf dem Träger.
Der Lynnfield hingegen ist ein waschechter nativer Quad, der eine Northbridge mitsamt PCIe Controller integriert. Auch hat er einen DC IMC, wie der K10. Der shared L2 Cache ist mit 8MB interessanterweise exakt so gross wie der gesamte L2 u. L3 Cache des 45nm K10 (4x0,5 L2 + 6MB L3). Die Southbridge wird jetzt direkt über das Chipsatzprotokoll (DMI), das auch heute schon bei P35 Chipsätzen zum Einsatz kommt, mit dem Prozessor verbunden. DMI übernimmt hier also eine ähnliche Aufgabe wie HT bei AMD.
Der Octacore kommt auch erst in 2009, muss sich also ziemlich direkt mit dem Sandtiger messen. Alles in allem steht dem Käufer eine rosige CPU Zukunft bevor und es ist schön, dass Intel endlich auch in der neuen Plattform-Generation ankommt :).
Quelle:
http://pc.watch.impress.co.jp/docs/2007/1126/ubiq204.htm?ref=rss
 
Zuletzt bearbeitet:
Was meint ihr so soll man sich noch den QX 9650 Extrem Yorkfield zulegen wenn man sowiso ein X 38 Bord holen möchte oder bis Herbst warten bis Nehalem zu haben sein wird. Der York macht jo auch keine schlechte Figur. :hmm:

http://www.techpowerup.com/?40160

mfg

Wenn du bist nächsten Herbst warten willst, wirst du dich fragen ob du nicht wieder bis zum nächsten Herbst warten willst, denn dann kommen die 32er. Also lass das Warten sein, denn bereits der Penryn ist der eigentliche Durchbruch wegen seinen Hafnium High-k-Gates! Zudem ist gar nicht erwiesen, dass ein nativer Quad und ein On-Die Memorycontroller per se eine höhere Leistung erbringen, im Gegenteil sehen wir ja beim K8/K10, dass dem nicht so ist, auch wenn die AMD-Fans sich deswegen in den Hintern beissen.

Hinzugefügter Post:
Vllt. bekommt ja auch Intel endlich mal gebacken eine effektive Cachearchitektur zu verwenden.
Dann würde der Nehaem sicherlich auch mit 8Mib pg-roxXx0rn.
Das kann jetzt nur ironisch gemeint sein in Anbetracht der ach so "effektiven" Cacheverwaltung bei den K8/K10! :rolleyes:
 
Zuletzt bearbeitet:
Nochmal zu SSE:

Das wird wahrscheinlich die letzte Ausbaustufe dieser neuen Version sein. (SSE4.2)

SSE5 wird mehr eine eigene Entwicklung seitens AMDs sein. In wie weit welche Befehle implementiert worden sind, darüber weiß man so ja noch nichts.
 
Also haben doch alle einen IMC und den LGA715 gibt es gar nicht.

Der LGA775 wird durch den LGA1160 und der LGA771 durch den LGA1366 Ersetzt.
 
Hardwareluxx setzt keine externen Werbe- und Tracking-Cookies ein. Auf unserer Webseite finden Sie nur noch Cookies nach berechtigtem Interesse (Art. 6 Abs. 1 Satz 1 lit. f DSGVO) oder eigene funktionelle Cookies. Durch die Nutzung unserer Webseite erklären Sie sich damit einverstanden, dass wir diese Cookies setzen. Mehr Informationen und Möglichkeiten zur Einstellung unserer Cookies finden Sie in unserer Datenschutzerklärung.


Zurück
Oben Unten refresh