Davon können die sich aktuell nur wenig kaufen!
Schon richtig, aber es zeigt, dass man eben aufholen und sogar überholen kann, nachdem man ein Problem mit der Fertigung hatte, wie TSMC und Samsung ja bewiesen haben. Es ist also kein Rückstand in Stein gemeißelt und wie Intel gezeigt hat, ist kein Vorsprung, selbst wenn er Jahrzehnte angedauert hat. Es braucht aber dann halt eine Menge Geld um einen Rückstand aufzuholen, aber Intel und Samsung sollten die Mittel dafür haben.
Das Problem ist nur eben zu wissen wo Samsung und Intel stehen werden, wenn sie ihre Prozesse (18A bzw. SF2) dann in der Massenfertigung haben. Dazu braucht man dann vergleichbare Produkte um dies bewerten zu können. Bei Intel haben wir bisher nur Hinweise wo die Zwischenschritte zu 18A sind, Intel 4 wird für Meteor Lake genutzt, aber dessen Architektur hat gegenüber Raptor Lake keine wirkliche Verbesserung hingelegt und der Takt ist geringer, was für einen neuen Prozess normal ist, es dauert eben eine Weile, so ein bis zwei Jahre, bis der so gereift ist, dass man auch hohe Taktraten damit erzielen kann. Das sind bei TSMC dann die P und später die X Varianten für hohe und höchste Taktraten, die eben erst so ein bis zwei Jahre nach der ersten Variante eines neuen Prozesses in die Massenfertigung kommen.
Aber die aktuellen Xeons werden ja schon in Intel 3 gefertigt und
Granite Rapids bietet bis zu 128 P-Kerne und war bei Erscheinen
klar schneller als die schnellsten EPYC CPUs, haben also den deutlichen Rückstand ihrer Vorgänger mehr als aufgeholt. So schlecht kann der Intel 3 Prozess also nicht sein, was Hoffnung für 18A macht.
Am Ende werden wir aber wohl erste Ende 2026, Anfang 2027, wenn Nova Lake (der wohl in 18A-P gefertigt werden dürfte) und die Zen6 RYZEN Desktop CPUs auf dem Markt sind, letztere dürften in dem dann für Desktop CPUs besten TSMC Prozess gefertigt werden. Die Gerüchteküche redet von N2, aber ich vermute, dies dürfte für die CCDs der Zen6c Kerne der entsprechenden EPYC CPUs gelten, die Chiplets mit den großen Zen6 Kernen dürften in N3P gerfertigt werden, damit sie auch den für den Desktop nötigen, hohen maximalen Takt erreichen. Aber müssen AMD und TSMC entscheiden. Dann werden wir jedenfalls einen guten Vergleich haben, was die Fertigungen von Intel und TSMC leisten können, bzgl. des maximalen Taktes und der Effizienz.
PS und naja Jahrzehnte. Aber will hier nichts auf die Goldwaage legen.
Es geht hier um die Fertigung und da ist es unbestritten, dass Intel über Jahrzehnte vorne lag, eben bis sie mit ihrem 10nm Prozess Probleme hatten die sie dann um einige Jahre zurückgeworfen haben. Vergiss nicht, GF, Samsung und TSMC hingen noch bei 28nm fest, eben weil sie alle Probleme mit ihren 20nm Prozessen hatten, als Intel schon 14nm CPUs verkauft hat. Damals hatte die alle Problem mit den FinFET Transistoren, die Intel bei seinem 22nm Prozess eingeführt hat und die für so kleine Strukturen nötig geworden waren. TSMC hat es dann bei seinem 16nm Prozess hinbekommen und Samsung bei seinem 14nm Prozess, da sie am Ende die 20nm im Prinzip übersprungen haben.
Bei 2nm muss jetzt aber nun aber eben gate-all-around (GAA) haben, was Intel 18A (wie schon 20A) hat und sich dort RibbonFET nennt. Samsung nennt es Multi-Bridge-Channel FET (MBCFET) und hat es schon bei 3nm eingeführt, bei TSMC wird es mit N2 starten. Der nächste Schritt ist dann backside power delivery, was Intel 18A auch schon hat und sich dort PowerVia nennt. Bei TSMC kommt es mit dem A16 Prozess der 2026 in die Massenfertigung gehen soll und nennt sich Super Power Rail (SPR). Samsung will backside power delivery mit dem SF2Z bringen, dessen Massenfertigung wohl eher 2027 erwartet wird, womit Samsung dann nur als Dritter über die Ziellinie kommen würde. Backside power delivery erhöht die Packungsdichte um etwa 10% und ermöglicht mehr Performance und Effizienz, was ebenfalls so im unteren zweistelligen Prozentbereich liegen soll.
Hier übrigens ein gutes Video warum erst FinFET und nun gate-all-around nötig ist:
Vom gleichen Channel gibt es auch
diesen Video zu backside power delivery.
Sie waren schon recht lange technisch führend, bis auf Ausreißer bei amd64
Das ist ja aber ein Thema der Architektur und die hat nur teilweise mit der Fertigung zu tun. Klar braucht man für eine bessere Architektur mit mehr IPC auch eine bessere Fertigung, da man für mehr IPC immer auch mehr, viel mehr Transistoren braucht, dies ist bei weitem nicht linear, mit 10% mehr Transistoren bekommt man noch lange keine 10% mehr IPC. Diese zusätzlichen Transistoren brauchen Platz und Energie, man braucht also einen besseren Fertigungsprozess um diese unterzubringen, ohne dass die Leistungsaufnahme durch die Decke geht. Wie man diese Transistoren nutzen, kann natürlich einen deutlichen Unterschied machen, so hat AMD bei den X3D in einen zusätzlichen L3 Cache verbaut, der mehr Transistoren für das SRAM bedeutet und die Gamingperformance deutlich steigert, aber Intel hat sich bei Arrow Lake bzgl. der Gamingperformance keinen Gefallen damit getan, den RAM Controller auf einem anderen Die als die CPU Kerne zu platzieren, auch wenn Intel inzwischen einiges getan hat um das Problem zu mindern.
Aber abgesehen von der Gamingperformance sieht man anhand der Multithreadperformance und Leistungsaufnahme sehr deutlich, wie Intels Arrow Lake derzeit durch eine Fertigung aus TSMCs N3 Familie gegenüber AMDs RYZEN 9000 mit einer Fertigung aus der N4 Familien klar im Vorteil sind und wie sehr Raptor Lake wegen seiner Intel 7 Fertigung im Nachteil war:
So einen Vergleich würde ich dann gerne auch beim Vergleich von Nova Lake mit AMDs nächsten Desktop RYZEN CPUs sehen. Wenn Nova Lake aber wirklich mit bis zu 52 Kernen kommt, wäre es für die Bewertung der Fertigungsprozesse hilfreich wenn man den Vergleich dann mit zwei Modelle mit der gleichen Anzahl an (P-)Kernen ausführt. Denn natürlich hat eine CPU mit mehr Kernen, die dann bei gleicher Leistungsaufnahme natürlich näher an ihrem Sweet Spot der besten Effizienz arbeiten können, einer mit weniger Kernen die dann alle weiter rechts auf der Kurve betrieben werden, immer überlegen.
