Das hört sich sehr nach EYPC an, denn würde man mehr als zwei RAM Channels im Mainstream bringen, bräuchte man deutlich mehr Pins im Sockel, der RAM Controller sitzt ja in der CPU und von 2 auf 8 RAM Channels zu gehen, wäre en sehr großer Schritt. Zumal AMD bei Zen6 im Desktop auf DDR6 gehen dürfte, sollte dies wie erwartet in der zweiten Hälfte von 2026 einsatzbereit sein, da die CPUs ja erst zum Jahresende 2026 oder Anfang 2027 erwartet werden und DDR6 sollte mindestens 128000MT/s bringen, wenn die aktuellen Gerüchte stimmen. Damit schafft man dann auch mit nur 2 RAM Kanälen mehr Durchsatz und hat weniger Gründe mehr RAM Kanäle zu implementieren.
Die Gerüchte um die nächsten Desktop CPUs berichten zwar von DDR5, aber die sind sowieso sehr abenteuerlich, so ist da z.B. von N2X Fertigung für die CPU Kerne die Rede, sie aber laut TSMCs Roadmap vom letzten Monat erst 2027 in die Massenfertigung kommen wird:
Daher würde ich auf N3X tippen, oder N2P, aber war es nicht so, dass AMD N2 für die Kompakten Zen6
c (Monarch) Kerne und N3 für die schnelleren normalen Kerne nehmen wollte? Das macht ja auch Sinn, die kompakten Kerne können sowieso nicht so hoch takten und Effizeinz ist bei denen viel wichtiger, da die EYPC Venice in denen sie dann verbaut werden, ja sehr viele Kerne haben, pro Kern bleiben also nur wenige Watt Leistungsaufnahme übrig. Die Zen5c Kerne von dessen Vorgänger Turin werden ja auch in N3E gefertigt, während die CCDs mit den großen Zen5 Kerne in N4 (laut
Wikipedia N4X) gefertigt werden. N4X ist, wie die Roadmap zeigt, 2023 in die Massenfertigung gegangen und die ersten CPUs mit den Zen5 Kerne sind dann im August 2024 auf den Markt gekommen, wer also ernsthaft glaubte zum Jahreswechsel 2026 / 2027 eine CPUs kaufen zu können die in N2X gefertigt wird, sollte mal aufwachen. Vor bestenfalls Ende 2027, Anfang 2028 wird das nichts werden. N3X ist da weitaus realistischer und die X Varianten der Prozesse sind eben diejenigen, die auf maximalen Takt ausgelegt sind.
Man sollte eben nicht vergessen, dass es die EYPC ja schon seit Zen4 in zwei Varianten gibt, einmal mit den normalen Kernen wie in den RYZEN Desktop CPUs und einmal mit den kompakten c Kernen und es oft durcheinander geworfen wird, weil dann einfach z.B. von der Zen6 Architektur die Rede ist, ohne da jeweils das c anzuhängen, wenn die kompakten Kerne gemeint sind. So auch hier, wo zuerst von Zen6c mit bis zu 32 Kernen pro CCD die Rede ist und danach von den normalen Zen6 Kernen, wo es gerüchteweise 12 Kerne pro CCD geben soll:
Auch machen die auch den N3 Prozessen wie einen 3nm Node, obwohl keine Struktur der Chips auch nur halbwegs in die Nähe von 3nm kommt und die Prozesse offizielle eben N3, N3C, N3E, N3P oder N3X genannt werden und keine nm in der Bezeichnung haben.
