> > > > Intel Itanium Prozessor mit integriertem Speichercontroller und CSI

Intel Itanium Prozessor mit integriertem Speichercontroller und CSI

Veröffentlicht am: von
Der amerikanische Chip-Hersteller [url=http://www.intel.com]Intel[/url] wird in zwei Jahren mit der Server Familie Itanium in zentralen Bereichen der Prozessor-Architektur dem Beispiel von Erzrivalen [url=http://www.amd.com]AMD[/url] folgen. Zum einen soll der für das Jahr 2008 angekündigte Itanium Chip „Tukwila" über einen integrierten Memory-Controller für Fully Buffered DIMMs (FBD) verfügen. Ferner wird der Prozessor auf Intels „Common System Interface“ (CSI)-Technologie zur CPU-Anbindung zurückgreifen. Hierbei handelt es sich um einen seriellen Punkt-zu-Punkt-Bus, der in der Typologie AMDs HyperTransport ähneln soll und für die Peripherieanbindung sowie die Kommunikation zu weiteren Prozessoren verantwortlich ist. Mit dieser Ankündigung verabschiedet sich Intel erstmals von seiner Front-Side-Bus-Technologie. AMD konnte seit 2003 durch die "Direct Connect Architecture", der Kombination aus HyperTransport und integriertem Speichercontroller, im Serverbereich Marktanteile erobern. Intel versuchte zunächst die Leistungsunterschiede durch einen größeren Prozessor-Cache zu kompensieren. Diese Herangehensweise erwies sich allerdings insbesondere im Hinblick auf Multiprozessor-Systeme als problematisch. Sobald ein Kern einen Cache-Eintrag ändert, diese Änderung von einem anderen Kern aber nicht bemerkt wird kann es zu Fehlzugriffen im Hauptspeicher kommen. Um das Problem zu beheben wurde auf ein Verfahren namens "cache coherency" zurückgegriffen um den Zwischenspeicher zu synchronisieren. Diese Kommunikation musste bei Intel-Systemen in der Vergangenheit über die Northbridge bzw. den FSB erfolgen. Hypertransport und CSI hingegen ermöglichen eine direkte Kommunikation zwischen den CPUs. In diesem Wissen hatte Intel den Tuckwila bereits im Jahr 2005 angekündigt. Aufgrund technischer Probleme musste das Projekt allerdings immer wieder verschoben werden.

Bei AMD herrscht währenddessen jedoch kein Stillstand. 2007 wird die Version 3.0 des Hypertransport erscheinen. Diese wird neben höheren Geschwindigkeiten die Anzahl der in einem Serversystem steuerbaren Kerne von 8 auf 16 erhöhen.

Social Links

Tags

es liegen noch keine Tags vor.

Zu diesem Artikel gibt es keinen Forumeintrag

Das könnte Sie auch interessieren: