Wenn der Speicher asynchron (höher) zum Prozessor FSB betrieben wird, geht der Effekt von CL2 gegenüber CL2,5 bei derzeitigen AMD CPU's verloren, da irgendwann einfach das Maximum erreicht ist, wieviel Daten die CPU über den Bus auf den Speicher schicken kann.
Das ist auch der Grund weshalb...